一、AD9850簡介

　　AD9850是美國AD公司采用先進的DDS技術，1996年推出的高集成度DDS頻率合成器，采用CMOS工藝，其功耗在3.3V供電時僅為155mW，擴展工業級溫度范圍為-40～80℃，采用28腳SSOP表面封裝形式。它內部包括可編程DDS系統、高性能DAC及高速比較器，能實現全數字編程控制的頻率合成器和時鐘發生器。接上精密時鐘源，AD9850可產生一個頻譜純凈、頻率和相位都可編程控制的模擬正弦波輸出。此正弦波可以直接作為信號源輸出或者送入AD9850的高速比較器從而得到方波輸出。AD9850接口控制簡單，可以用8位并行口或串行口直接輸入頻率、相位等控制數據。32位頻率控制字，在125MHz時鐘下，輸出頻率分辨率為0.029Hz，頻率范圍為0.1Hz~40MHz，幅值范圍為0.2~1V。其引腳排列如圖1所示，各引腳定義如下：

　　D0～D7（4-1，28-25）：控制字并行輸入，給內部寄存器裝入40位控制數據，其中D7可做串行輸入

　　DGND（5、24）：數字地

　　DVDD（6、23）：為內部數字電路提供電源（3.3V或5V）

　　W-CLK（7）：控制字裝入時鐘，用于加載并行/串行的頻率/相位控制字，上升沿有效FQ-UD（8）：頻率更新控制信號，時鐘上升沿確認輸入數據有效

　　FQ-UD（8）：頻率更新控制信號，時鐘上升沿確認輸入數據有效FREFCLOCK（9）：外部參考時鐘（有源晶振）輸入，最高125MHz

　　AGND（10、19）：模擬地

　　AVDD（11、18）：為內部模擬電路提供電源（5V），可與數字電源共用

　　Rset（12）：外接電阻，決定器件輸出電流大小，典型值為3.9K

　　QOUT（13）：內部比較器正向輸出端（方波）

　　QOUT（14）：內部比較器反向輸出端（方波）VINN（15）：內部比較器的負向輸入端

　　VINP（16）：內部比較器的正向輸入端

　　DACBL（17）：內部DAC外接參考電壓端，可懸空

　　IOUTB（20）：“互補”DAC輸出

　　IOUT（21）：內部DAC輸出，爭先電流輸出端，一般用電阻接地以轉換為正弦電壓

　　RESET（22）：復位端

　　可編程DDS系統的核心是相位累加器，它由一個加法器和一個N位相位寄存器組成，N一般位24~32。每來一個外部參考時鐘，相位寄存器便以步長M遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦查詢表包含一個正弦波周期的數字幅度信息，每一個地址對應正弦波中0°~360°范圍的一個相位點。查詢表把輸入地址的相位信息映射成正弦波幅度信號，然后驅動數模轉換器（DAC）以輸出模擬量，如圖2所示。

　　二、AD9850原理

　　其內部原理結構如圖3所示。

　　由此可見可見，AD9850主要組成有三部分：一是高度DDS內核，是AD9850的核心，包括相位寄存器、頻率寄存器、相位累加器、波形ROM；二是接口電路，即輸入寄存器，用于接收單片機送來的40bit數據；三是模擬電路部分，即DA轉換器及比較器。

　　三、AD9850工作方式

　　1、控制字的加載

　　AD9850有40位控制字，32位用于頻率控制，5位用于相位控制，1位用于電源休眠，2位用于選擇工作方式，詳見表1。這40位控制字可通過并行或串行方式輸入到AD9850，圖4是控制字并行輸入的時序圖。在并行裝入方式中，通過8位總線D0-D7可將數據輸入到寄存器。在W-CLK的上升沿裝入8位數據，并把指針指向下一個輸入寄存器，在重復5次之后，再在FQ-UD上升沿把40位數據從輸入寄存器裝入到頻率/相位數據寄存器（更新DDS輸出頻率和相位），同時把地址指針復位到第一個輸入寄存器。連續5個W-CLK上升沿后，W-CLK的邊沿就不再起作用，直到復位信號或FQ-UD上升沿把地址指針復位到第一個寄存器。

　　在串行輸入方式，W-CLK上升沿把25（D7）引腳的一位數據串行移入，當移動40位后，用一個FQ_UD脈沖即可更新輸出頻率和相位。圖5是相應的控制字串行輸入的控制時序圖。AD9850的復位（RESET）信號為高電平有效，且脈沖寬度不小于5個參考時鐘周期。AD9850的參考時鐘頻率一般遠高于單片機的時鐘頻率，因此復位端（22）可與單片機的復位端直接相連。

　　2、相位控制字的計算

　　AD9850中有5bit用于相位控制，相位控制的精度為360°/25=11.25°，用二進制表示為00001，根據實際需要，設置不同的相位控制字就可以實現精確的相位控制。表2給出了相移與相位控制字之間的對應關系，允許相位按增量11.25°、22.5°、45°、90°、180°移動或者這些值進行組合。

　　3、頻率控制字的計算

　　輸出信號的頻率由頻率控制字內的相位增加量來決定。設相位累加器的位數為N，頻率控制字內的相位增量為K，參考時鐘頻率為CLKIN，AD9850的頻率控制字為△Freq，則DDS系統輸出信號的頻率fOUT為：fOUT=（CLKIN×K）/2N，輸出信號的頻率分辨率為△fOUT=CLKIN/2N，對于一個相位累加器的位數N=32，參考時鐘頻率為CLKIN=125MHz，當相位增量K=1時，輸出信號頻率，fOUT最低，其值約為0.03Hz，這個值也是輸出信號的頻率分辨率△fOUT；K的值不能太大，否則會出現失真波形。fOUT的最大值理論上至少應少于CLKIN/2，當相位增量K=231時，輸出信號頻率fOUT最高，其值可達62.5MHz。所以要向提高輸出頻率的最大值，就得靠提高系統的外部時鐘CLKIN。

　　當給定DDS系統輸出信號的頻率為fOUT，AD9850的頻率控制字為：△Freq=K=（fOUT×2N）/CLKIN。AD9850的頻率控制字位數N為32位，當參考時鐘頻率CLKIN=20MHz，輸出信號頻率位1kHz，則向AD9850寫入頻率控制字為：△

　　四、硬件電路設計

　　1、DDS模塊與單片機接口電路

　　AD9850默認復位為并行置入方式，所以要采用串行配置必須先進行切換。即在并行方式下寫入一個字節的控制字W0后，利用FQ_UD脈沖更新使其生效即可。AD9850并串配置切換硬件連接方法是：使D2=0，D1=D0=1，這樣在AD9850每次上電或系統復位時的配置方式皆為串行方式。

　　注意：串行連接時，先送頻率字最低字節，再送頻率最高字節，最后送相位控制字（每個字節中先低位后高位）；并行連接時，先送相位控制字，再送頻率最高字節，最后送頻率最低字節。

　　IOUTB引腳是IOUT引腳的互補輸出端，它可輸出與IOUT引腳相同的電流，在電路設計是，應在IOUT引腳外接電阻，一邊輸出正弦波電壓。該電壓可作為AD9850內部告訴比較器同相端的輸入信號，并通過其外圍電路的設計，將比較器的閾值電壓取為信號幅度的一半，從而使得AD9850輸出占空比為50%的方波信號。

　　AD9850采用32位的相位累加器將信號截斷成14位輸入到正弦查詢表，查詢表的輸出再被截斷成10位后輸入到DAC，DAC再輸出兩個互補的電流。DAC滿量程輸出電流通過一個外接電阻RSET調節，調節關系為ISET=32×（1.148V/RSET），RSET的典型值是3.9kΩ。將DAC的輸出經低通濾波后接到AD9850內部的高速比較器上即可直接輸出一個抖動很小的方波。

　　AD9850對輸入的標準正弦波，進行直接數字合成。輸入信號頻率最高為fclk=125MHz，可生成0-fclk/2范圍內的任意頻率正弦波和方波。AD9850在接上精密時鐘源和寫入頻率相位控制字之間后就可產生一個頻率和相位都可編程控制的模擬正弦波輸出，此正弦波可直接用作頻率信號源或經內部的高速比較器轉換為方波輸出。在125MHz的時鐘下，32位的頻率控制字可使AD9850的輸出頻率分辨率達0.0291Hz；并具有5位相位控制位，而且允許相位按增量180°、90°、45°、22.5°、11.25°或這些值的組合進行調整。

　　使用中注意：RESET決定了器件輸出端的電流大小，推薦連3.9K電阻到地；VINP、VINN分別是片內比較器的正向輸入端和反相輸入端，VINP接IOUT輸出的正弦信號，可用于將輸出的正弦波轉換為方波；IOUT通常接200歐電阻到地以轉換為正弦電壓輸出，IOUTB為互補輸出；QOUT為方波輸出，QOUTB為方波反相輸出，懸空。

　　2、濾波模塊

　　（1）DDS的全數字型導致其存在一定缺陷，即雜波分布廣泛。當雜波落入輸入頻帶內時，則無法濾除。雜波主要是由數字器件的非理想特性而產生的幅度量化誤差和相位截斷誤差等因素造成的。其主要撒播分量遵循Nyquist采樣訂立，雜波分量出現在參考頻率與輸出頻率的組合出，即處。

　　圖8 3階橢圓濾波器電路圖

　　為了使輸出的頻率不受外界和一些雜波的干擾，需用一個低通濾波器（LPF）濾除高次諧波。常用的濾波器的頻率響應有三種：巴特沃斯型（Butterworth），切比雪夫型（Chebyshev）和橢圓型（Cauer）。其中巴特沃斯濾波器通帶最平坦，它的通帶內沒有紋波，在靠近零頻處，有最平坦通帶，趨向阻帶時衰減單調增大，缺點是從通帶到阻帶的過渡帶最寬，對于帶外干擾信號的衰減作用最弱，過渡帶不夠陡峭，因此它適用于對通帶要求較高，而去除的頻率離通帶較遠的情況；切比雪夫濾波器在通帶內衰減在零值和一個上限值之間做等起伏變化，阻帶內衰減單調增大，帶內有起伏，但過渡帶比較陡峭；橢圓濾波器不僅通帶內有起伏，阻帶內也有起伏，而且過渡帶陡峭。比較起來，橢圓濾波器性能更好，本設計中采的是橢圓濾波器。具體電路圖如圖8所示。

　　（2）假定截至頻率為25MHz的低通濾波器。AD公司AD9851的數據手冊上提供了一個截至頻率為70MHz的橢圓低通濾波器，在該電路圖上運用歸一化的方法更改就可以得到所需的電路，并且省卻了查表計算的麻煩。該濾波器的3dB截至頻率為f1=70MHz，與要求的3dB截至頻率f0=25MHz相比，頻率標定系數FSF為：FSF=f0/f1=25/70=0.36。將70MHz截至頻率的濾波器的電感、電容值同時除以FSF、即可得到25MHz截至頻率的橢圓低通濾波器的參數。

　　該濾波器對元件值要求不高，可使用10%誤差的電感和5%誤差的電容。

　　五、基于單片機控制的DDS信號源設計

　　DDS信號源應具有如下功能：（1）電路板上設計有串口，板上單片機可以通過串口升級片內程序；（2）系統可以從USB取電，或者從擴展口外接5V電源；（3）如要對輸出信號幅值控制，系統輸出端P3和P5可以外擴幅值控制模塊；（4）系統人機界面設計采用菜單選擇模式，包含了定頻、掃頻和跳頻模式，能夠滿足實際工作對信號源的需求。

　　可分為四個模塊：基于AD9850的DDS模塊，鍵盤輸入、顯示電路及控制模塊，濾波模塊和PC機通信電路模塊。

　　1、5l單片機為控制核心，一方面，上電后，單片機復位，對AD9850初始化并使其輸出預先設置的定頻頻率，AD9850輸出的信號經濾波模塊過濾后輸出，來產生所需要的正弦波形；另一方面，對液晶LCDl2864進行控制，通過菜單的模式，選擇所需要的輸出頻率方式。鍵盤輸入相應的操作命令（功能分別為模式按鍵、數據加按鍵、數據減按鍵和確定按鍵），使得整個設計變得更加直觀明了。

　　單片機軟件主要由四個部分組成，分別為初始化配置程序、主循環程序、按鍵中斷程序和串行通信中斷程序。其中初始化配置程序主要負責初始化鍵盤控制芯片7279A和初始化DDS；按鍵中斷程序主要實現輸出波形選擇、頻率和相位選擇；串行中斷程序實現了和PC機通信并調節頻率、相位以及輸出波形的選擇。

　　2、PC機和信號發生器板采用串口RS232通信，在PC機上使用VB軟件進行設計，依據單片機的軟件通信協議進行編程。控制對話框如圖7所示，提供了串口通信測試按鈕，用于判斷物理連接是否正常。可以控制輸出通道1、2的頻率和相位（確認為方波輸出時，兩個通道的相位控制部分灰化），在按確定之后，信息將會送到單片機，單片機再根據PC送的信息進行分析，并控制DDS芯片，從而輸出相應的波形。