一、AD9850簡(jiǎn)介
AD9850是美國(guó)AD公司采用先進(jìn)的DDS技術(shù)，1996年推出的高集成度DDS頻率合成器，采用CMOS工藝，其功耗在3.3V供電時(shí)僅為155mW，擴(kuò)展工業(yè)級(jí)溫度范圍為-40～80℃，采用28腳SSOP表面封裝形式。它內(nèi)部包括可編程DDS系統(tǒng)、高性能DAC及高速比較器，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成器和時(shí)鐘發(fā)生器。接上精密時(shí)鐘源，AD9850可產(chǎn)生一個(gè)頻譜純凈、頻率和相位都可編程控制的模擬正弦波輸出。此正弦波可以直接作為信號(hào)源輸出或者送入AD9850的高速比較器從而得到方波輸出。AD9850接口控制簡(jiǎn)單，可以用8位并行口或串行口直接輸入頻率、相位等控制數(shù)據(jù)。32位頻率控制字，在125MHz時(shí)鐘下，輸出頻率分辨率為0.029Hz，頻率范圍為0.1Hz~40MHz，幅值范圍為0.2~1V。其引腳排列如圖1所示，各引腳定義如下：
D0～D7（4-1，28-25）：控制字并行輸入，給內(nèi)部寄存器裝入40位控制數(shù)據(jù)，其中D7可做串行輸入
DGND（5、24）：數(shù)字地
DVDD（6、23）：為內(nèi)部數(shù)字電路提供電源（3.3V或5V）
W-CLK（7）：控制字裝入時(shí)鐘，用于加載并行/串行的頻率/相位控制字，上升沿有效FQ-UD（8）：頻率更新控制信號(hào)，時(shí)鐘上升沿確認(rèn)輸入數(shù)據(jù)有效
FQ-UD（8）：頻率更新控制信號(hào)，時(shí)鐘上升沿確認(rèn)輸入數(shù)據(jù)有效FREFCLOCK（9）：外部參考時(shí)鐘（有源晶振）輸入，最高125MHz
AGND（10、19）：模擬地
AVDD（11、18）：為內(nèi)部模擬電路提供電源（5V），可與數(shù)字電源共用
Rset（12）：外接電阻，決定器件輸出電流大小，典型值為3.9K
QOUT（13）：內(nèi)部比較器正向輸出端（方波）
QOUT（14）：內(nèi)部比較器反向輸出端（方波）VINN（15）：內(nèi)部比較器的負(fù)向輸入端
VINP（16）：內(nèi)部比較器的正向輸入端
DACBL（17）：內(nèi)部DAC外接參考電壓端，可懸空
IOUTB（20）：“互補(bǔ)”DAC輸出
IOUT（21）：內(nèi)部DAC輸出，爭(zhēng)先電流輸出端，一般用電阻接地以轉(zhuǎn)換為正弦電壓
RESET（22）：復(fù)位端
可編程DDS系統(tǒng)的核心是相位累加器，它由一個(gè)加法器和一個(gè)N位相位寄存器組成，N一般位24~32。每來(lái)一個(gè)外部參考時(shí)鐘，相位寄存器便以步長(zhǎng)M遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦查詢表包含一個(gè)正弦波周期的數(shù)字幅度信息，每一個(gè)地址對(duì)應(yīng)正弦波中0°~360°范圍的一個(gè)相位點(diǎn)。查詢表把輸入地址的相位信息映射成正弦波幅度信號(hào)，然后驅(qū)動(dòng)數(shù)模轉(zhuǎn)換器（DAC）以輸出模擬量，如圖2所示。
二、AD9850原理
其內(nèi)部原理結(jié)構(gòu)如圖3所示。
由此可見(jiàn)可見(jiàn)，AD9850主要組成有三部分：一是高度DDS內(nèi)核，是AD9850的核心，包括相位寄存器、頻率寄存器、相位累加器、波形ROM；二是接口電路，即輸入寄存器，用于接收單片機(jī)送來(lái)的40bit數(shù)據(jù)；三是模擬電路部分，即DA轉(zhuǎn)換器及比較器。