高分辨率逐次逼近型ADC的整體精度取決于其基準(zhǔn)電壓源的精度、穩(wěn)定性和驅(qū)動能力。ADC基準(zhǔn)輸入端的開關(guān)電容構(gòu)成動態(tài)負載，因此基準(zhǔn)電壓源電路必須能夠處理與時間和吞吐量相關(guān)的電流。一些ADC在片上集成了基準(zhǔn)電壓源和基準(zhǔn)電壓緩沖器，但就功耗或性能而言，這些可能不是最佳的，而通常可以通過外部基準(zhǔn)電壓源電路實現(xiàn)最佳性能。本文探討了參考電路設(shè)計所涉及的挑戰(zhàn)和要求。

參考輸入

逐次逼近型ADC的簡化原理圖如圖1所示。在采樣間隔期間，容性DAC連接到ADC輸入，并且與其輸入電壓成比例的電荷存儲在其電容上。轉(zhuǎn)換開始時，DAC與輸入斷開。轉(zhuǎn)換算法依次將每個位切換到基準(zhǔn)或地。電容上的電荷再分配會導(dǎo)致電流從基準(zhǔn)吸收或吸收。該動態(tài)電流負載是ADC吞吐速率和控制位試驗的內(nèi)部時鐘的函數(shù)。最高有效位 （MSB） 保持最多的電荷，并且需要的電流最大。

圖1.16位逐次逼近型ADC的簡化原理圖

圖2顯示了16位、1 MSPS、PulSAR逐次逼近型ADC7980基準(zhǔn)輸入端的動態(tài)電流負載。通過觀察放置在基準(zhǔn)電壓源和基準(zhǔn)引腳之間的500 Ω電阻上的壓降來進行測量。該圖顯示了高達2.5 mA的電流尖峰，以及分布在轉(zhuǎn)換過程中的較小尖峰。

圖2.AD7980動態(tài)基準(zhǔn)電流

為了提供該電流，同時保持基準(zhǔn)電壓無噪聲，請將一個高值、低ESR儲能電容（通常為10 μF或更高）放置在盡可能靠近基準(zhǔn)輸入的位置。較大的電容器將進一步平滑電流負載并減輕基準(zhǔn)電壓源電路的負擔(dān)，但對于非常大的電容器，穩(wěn)定性成為一個問題?；鶞?zhǔn)電壓源必須能夠提供為基準(zhǔn)電壓電容充電所需的平均電流，而不會導(dǎo)致基準(zhǔn)電壓顯著下降。在ADC數(shù)據(jù)手冊中，平均基準(zhǔn)輸入電流通常以特定的吞吐速率指定。例如，AD7980數(shù)據(jù)手冊規(guī)定，采用5 V基準(zhǔn)電壓源時，1 MSPS時的平均基準(zhǔn)電壓源電流典型值為330 μA。轉(zhuǎn)換之間不消耗電流，因此基準(zhǔn)電流與吞吐速率成線性關(guān)系，在100 kSPS時降至33 μA。基準(zhǔn)電壓源（或基準(zhǔn)電壓緩沖器）必須在最高目標(biāo)頻率下具有足夠低的輸出阻抗，以保持ADC輸入端的電壓，而不會產(chǎn)生明顯的電流感應(yīng)壓降。

參考輸出驅(qū)動

圖3所示為典型基準(zhǔn)電壓源電路。基準(zhǔn)電壓源可以集成具有足夠驅(qū)動電流的緩沖器，也可以使用合適的運算放大器作為緩沖器。為避免轉(zhuǎn)換誤差，特定吞吐量下所需的平均電流不應(yīng)導(dǎo)致基準(zhǔn)電壓下降超過1/2 LSB。該誤差在突發(fā)轉(zhuǎn)換期間最為明顯，因為基準(zhǔn)負載將從零變?yōu)樵撏掏铝肯碌钠骄鶞?zhǔn)電流。

圖3.典型精密逐次逼近型ADC基準(zhǔn)電壓源電路

將AD7980 16位ADC與I裁判= 330 μA 和 V裁判= 5 V 例如，為了確定基準(zhǔn)電壓源是否具有足夠的驅(qū)動能力，1/2 LSB壓降的最大允許輸出阻抗為

大多數(shù)基準(zhǔn)電壓源不指定輸出阻抗，但它們指定負載調(diào)整率，通常以ppm/mA為單位。要轉(zhuǎn)換為輸出阻抗，請乘以基準(zhǔn)電壓并除以 1000。例如，ADR435超低噪聲XFET 5 V基準(zhǔn)電壓源在源出電流時規(guī)定負載調(diào)整率最大為15 ppm/mA。轉(zhuǎn)換為歐姆會給出?

因此，從輸出阻抗角度來看，ADR435應(yīng)該合適。它可以提供高達10 mA的電流，足以處理330μA的平均基準(zhǔn)電流。當(dāng)ADC輸入電壓超過基準(zhǔn)電壓時，即使是短暫的，它也可以向基準(zhǔn)電壓源注入電流，因此基準(zhǔn)電壓源也必須能夠吸收一些電流。圖4顯示了ADC和基準(zhǔn)電壓輸入之間的二極管連接，在輸入超量程條件下，這些連接可能導(dǎo)致電流流入基準(zhǔn)電壓源。與一些較舊的基準(zhǔn)電壓源不同，ADR435可以吸收10 mA電流。

圖4.AD7980模擬輸入結(jié)構(gòu)

由于基準(zhǔn)電流要求與吞吐速率成線性關(guān)系，因此在較低的吞吐速率下，或者當(dāng)使用吞吐量較低的ADC時，例如500 kSPS AD7988-5或100 kSPS AD7988-1 （I 裁判= 250 μA）。最大輸出阻抗可通過降低的基準(zhǔn)電流計算得出。請注意，這些公式僅應(yīng)用作基準(zhǔn)，并且應(yīng)測試所選基準(zhǔn)的硬件驅(qū)動能力。

當(dāng)所選基準(zhǔn)電壓源的驅(qū)動不足或首選微功耗基準(zhǔn)電壓源時，可以使用基準(zhǔn)電壓緩沖器。這可以通過單位增益配置中的合適運算放大器來實現(xiàn)。運算放大器必須具有低噪聲和合適的輸出驅(qū)動能力，并且必須在大容性負載下保持穩(wěn)定。它還必須能夠提供必要的電流。運算放大器輸出阻抗通常沒有規(guī)定，但通常可以通過輸出阻抗與頻率的關(guān)系圖來確定，如圖5所示，AD8031 80 MHz軌到軌運算放大器的輸出阻抗。

圖5.AD8031 路由與頻率的關(guān)系

輸出阻抗在低于100 kHz時小于0.1 Ω，在直流時小于0.05 Ω，因此，對于以1 MSPS驅(qū)動AD7980為例，這是輸出驅(qū)動方面的不錯選擇。在寬頻率范圍內(nèi)保持低輸出阻抗對于驅(qū)動基準(zhǔn)輸入非常重要。即使使用大電容，儲能電容也永遠不會完全平滑基準(zhǔn)輸入端的電流消耗。電流紋波的頻率成分是吞吐量和輸入信號帶寬的函數(shù)。大儲能電容處理高頻吞吐速率相關(guān)電流，而基準(zhǔn)電壓緩沖器必須能夠在最大輸入信號頻率或儲能電容阻抗變得足夠低以提供必要的電流的頻率下保持低阻抗。基準(zhǔn)電壓源數(shù)據(jù)手冊中的典型曲線顯示了輸出阻抗與頻率的關(guān)系，在選擇基準(zhǔn)電壓源時應(yīng)考慮這些曲線。

AD8031是一個不錯的選擇，因為它在容性負載大于10 μF時保持穩(wěn)定。其他運算放大器（如ADA4841）在采用大電容時也能保持穩(wěn)定，因為它們主要需要驅(qū)動穩(wěn)定的直流電平，但必須測試特定的運算放大器，以確定它們在負載時的行為。在電容器之前使用串聯(lián)電阻器來保持穩(wěn)定性不是一個好主意，因為這會增加輸出阻抗。

基準(zhǔn)電壓緩沖器對于從一個基準(zhǔn)電壓源驅(qū)動多個ADC非常有用，就像在同時采樣應(yīng)用中一樣，如圖6所示。

圖6.驅(qū)動多個ADC的基準(zhǔn)電路。

每個ADC基準(zhǔn)輸入都有自己的儲能電容，盡可能靠近基準(zhǔn)輸入引腳。來自每個基準(zhǔn)電壓源輸入的走線被路由回基準(zhǔn)電壓緩沖器輸出端的星形連接，以最大程度地減少串?dāng)_效應(yīng)。具有低輸出阻抗和高輸出電流能力的基準(zhǔn)電壓緩沖器可以驅(qū)動許多ADC，具體取決于其電流要求。請注意，緩沖器還必須在與多個基準(zhǔn)電容相關(guān)的額外電容下保持穩(wěn)定。

噪聲和溫度漂移

一旦確定了驅(qū)動能力，我們必須確保基準(zhǔn)電壓源電路的噪聲不會影響ADC的性能。為了保持信噪比（SNR）和其他規(guī)格，我們必須將基準(zhǔn)電壓源的噪聲貢獻保持在ADC噪聲的一小部分（理想情況下為20%或更低）。AD7980采用5 V基準(zhǔn)電壓源時，信噪比為91 dB。轉(zhuǎn)換為均方根會給出

因此，基準(zhǔn)電壓源電路的噪聲應(yīng)小于10 μV rms，以盡量減少對SNR的影響?；鶞?zhǔn)電壓源和運算放大器的噪聲規(guī)格通常分為兩部分：低頻（1/f）噪聲和寬帶噪聲。將兩者結(jié)合起來將得到參考電路的總噪聲貢獻。圖7顯示了2.5 V基準(zhǔn)電壓源ADR431的典型噪聲與頻率關(guān)系圖。

圖7.帶補償網(wǎng)絡(luò)的ADR431噪聲

ADR435對其內(nèi)部運算放大器進行補償，以驅(qū)動大容性負載并避免噪聲峰值，因此非常適合與ADC配合使用。數(shù)據(jù)手冊對此進行了更詳細的解釋。采用10 μF電容時，其額定噪聲為8 μV p-p 1/f（0.1 Hz至10 Hz）噪聲和115 nV/√Hz寬帶噪聲頻譜密度。估計噪聲帶寬為3 kHz。要將1/f噪聲從峰峰值轉(zhuǎn)換為均方根，除以6.6得到

這小于10 μV rms，因此不會顯著影響ADC的SNR。這些計算可用于估計基準(zhǔn)電壓源的噪聲貢獻，以確定其適用性，但這需要在工作臺上使用實際硬件進行驗證。

如果在基準(zhǔn)電壓源之后使用緩沖器，則相同的分析可用于計算噪聲貢獻。例如，AD8031的噪聲頻譜密度為15 nV/√Hz。當(dāng)輸出端使用10 μF電容時，其測量帶寬降至約16 kHz。使用該帶寬和噪聲密度，忽略1/f噪聲，噪聲貢獻將為2.4 μV rms?；鶞?zhǔn)電壓緩沖器噪聲可以與基準(zhǔn)噪聲的平方根相加，得出總噪聲估計值。通常，基準(zhǔn)電壓緩沖器的噪聲密度應(yīng)遠小于基準(zhǔn)電壓源的噪聲密度。

使用基準(zhǔn)電壓緩沖器時，可以通過在基準(zhǔn)電壓源輸出端增加一個截止頻率非常低的RC濾波器來進一步限制基準(zhǔn)電壓源的噪聲，如圖8所示?？紤]到基準(zhǔn)電壓源通常是噪聲的主要來源，這可能很有用。

圖8.帶RC濾波的基準(zhǔn)電壓源。

選擇基準(zhǔn)電壓源的其他一些重要考慮因素是初始精度和溫度漂移。初始精度以百分比或 mV 為單位指定。許多系統(tǒng)允許校準(zhǔn)，因此初始精度不如漂移重要，漂移通常以ppm/°C或μV/°C為單位。 大多數(shù)優(yōu)質(zhì)基準(zhǔn)電壓源的漂移小于10 ppm/°C，ADR45xx系列驅(qū)動漂移降至幾ppm/°C。 這種漂移必須納入系統(tǒng)的誤差預(yù)算。

排查參考問題

設(shè)計不當(dāng)?shù)幕鶞?zhǔn)電壓源電路會導(dǎo)致嚴重的轉(zhuǎn)換誤差?；鶞?zhǔn)電壓源問題的最常見表現(xiàn)是ADC中的代碼重復(fù)或“卡住”。當(dāng)基準(zhǔn)輸入端的噪聲大到足以導(dǎo)致ADC做出不正確的位決策時，就會發(fā)生這種情況。這可能表現(xiàn)為重復(fù)多次的相同代碼（即使輸入正在更改），或者在不太有效的位中顯示為重復(fù)的 1 或 0 字符串，如圖 9 所示。紅色圈出的區(qū)域表示ADC卡住的位置，重復(fù)返回相同的代碼。這個問題通常會在接近滿量程時變得更糟，因為參考噪聲對更重要的位決策的影響更大。一旦做出了錯誤的位決策，剩余的位就會用 1 或 0 填充。

圖9.ADC傳遞函數(shù)中的“卡住”代碼。

造成這些“卡住”位的最常見原因是基準(zhǔn)電壓源電容的尺寸和位置、基準(zhǔn)電壓源/基準(zhǔn)電壓緩沖器的驅(qū)動強度不足，或者基準(zhǔn)電壓源/基準(zhǔn)電壓緩沖器的選擇不當(dāng)，從而導(dǎo)致噪聲過大。

將儲能電容放置在靠近ADC基準(zhǔn)輸入引腳的位置，使用寬走線進行連接至關(guān)重要，如圖10所示。電容應(yīng)具有低阻抗接地路徑，使用多個接地層通孔。如果基準(zhǔn)電壓源具有專用接地，則應(yīng)使用寬走線將電容器連接到該引腳附近。由于電容器充當(dāng)電荷儲存器，因此它需要足夠大以限制壓降，并且必須具有低ESR。具有X5R電介質(zhì)的陶瓷電容器是一個不錯的選擇。典型值在10 μF至47 μF范圍內(nèi)，但有時可以容忍較小的值，具體取決于ADC的電流要求。

圖 10.典型基準(zhǔn)電容布局。

驅(qū)動強度不足是另一個問題，尤其是在使用低功耗基準(zhǔn)電壓源或微功耗基準(zhǔn)電壓緩沖器時，因為它們通常具有更高的輸出阻抗，并且會隨著頻率而急劇增加。當(dāng)使用高吞吐量ADC時尤其如此，因為電流要求高于低吞吐量時。

相對于轉(zhuǎn)換器的LSB尺寸，基準(zhǔn)電壓源或基準(zhǔn)電壓緩沖器的噪聲過大也可能導(dǎo)致代碼卡住，因此基準(zhǔn)電壓源電路的電壓噪聲必須保持在LSB電壓的一小部分。

結(jié)論

本文介紹了如何為精密逐次逼近型ADC設(shè)計基準(zhǔn)電壓源電路，并重點介紹了如何識別其常見問題。所提供的計算是估算參考電路驅(qū)動強度和噪聲要求的一種手段，以便在硬件中測試電路時實現(xiàn)更大的成功概率。

審核編輯：郭婷