2.4 上電復位電路

上電復位電路有兩個主要作用，一是當應答器進入詢問器或讀卡器的有效區域，電源電壓己經達到正常工作電位時，產生整個芯片的復位信號；其次是當電源電壓突然降低時，該電路可以通過復位防止邏輯電路出現功能錯誤。圖8是上電復位電路圖，該電路的上電復位延遲時間為10μs。當際從零開始不斷增大并超過起拉電壓2.4V時，P管MP1和N管MN1率先導通，使得A、B點電位從0開始隨著喻的增大而逐步上升，經過反相器，MP2和MN2管柵極電壓都隨著VDD的上升呈線性變化，所以在開始階段MN2導通，MP2截止，致使C點電壓一直為0（有效復位）。當VDD到達更高電位時，A點電位也同時上升到一定電平，使得MN2管截止，而此時MP2管導通，使C點電位迅速上升，經過幾級緩沖器，就得到了一個從邏輯0到1的跳變信號輸出，從而使電路開始正常工作。而后面的幾級緩沖器加電容負載的級聯是為了獲得大約10μs，的時間延遲，即當VDD高于2.4V且保持10μs后復位信號完成跳變，從而實現電路穩定工作，其仿真結果如圖9所示。

圖8 上電復位電路原理圖

圖9 上電復位電路仿真結果

2.5 本地振蕩器和時鐘產生電路

與13.56MHz的HF應答器不同，915MHz的UHF應答器不能從載波中分頻得到本地時鐘，而只能通過內建一個低功耗的本地振蕩器為數字邏輯電路部分提供時鐘，由于協議中規定時鐘頻率可以接受±30%的誤差，對于時鐘頻率的精度要求不高，因此可以采用比較簡單的振蕩器結構以降低芯片功耗。經過分析，我們決定采用奇數級全差分反相器組成的環形振蕩器，這不但可以很好地抑制共模電壓的變化，而且還可以獲得很好的電源抑制特性。圖10為本地振蕩器與時鐘產生電路原理圖。經過仿真測試，在考慮溫度、電源電壓和工藝角變化的全條件情況下，該電路輸出頻率約為250kHz ，其變化誤差保證了數據的位速率精度（bit rate accuracy）小于VDD15%，對邏輯電路性能沒有任何影響，較好的滿足了系統設計要求。圖11為仿真獲得的時鐘信號。

圖10 本地振蕩器與時鐘產生電路原理圖

圖11 仿真得到的時鐘信號3 測試結果與分析

該射頻電路芯片采用支持肖特基二極管和EEPROM的Chartered 0.35μm 2P4M CMOS工藝進行流片。其不含I/O焊盤（PAD）的核心電路芯片面積為300μm×720μm。除兩個PAD用于連接外部天線以外，其余PAD均用于芯片功能測試。圖12為射頻電路芯片連接外部天線后與讀卡器進行通信測試獲得的波形圖，測試采用北京清華同方微電子有限公司符合ISO/IEC 18000-6B標準的THM6BC1-915型UHF RFID讀卡器進行。其中圖12（a）是在接收到讀卡器發射的射頻信號后，經過整流器和穩壓器電路得到的VDD波形，其平均值為3.3V，僅有小于20mV的紋波，很好地滿足了設計指標要求。圖12（b）為經射頻電路芯片解調得到的由讀卡器發送的數字信號。經測試，在EIRP為4W（36dBm）且天線增益為OdB的情況下，該射頻電路芯片工作在915MHz，其讀取距離大于3m，工作電流小于8μA。

圖12 射頻電路芯片的測試波形圖

3 結 論

本論文提出了一種符合ISO/IEC 18000-6B標準的高性能低功耗無源UHF RFID應答器芯片射頻電路，該射頻電路工作于915MHz，除天線外無外接元器件，通過肖特基二極管整流器從射頻電磁場接收能量。采用支持肖特基二極管和EEPROM的Chartered 0.35μm 2P4M CMQS工藝進行流片，其核心面積為300μm×720μm。該RFID射頻電路包括本地振蕩器、時鐘產生電路、復位電路、匹配網絡和反向散射電路、整流器、穩壓器以及AM解調器等幾個主要模塊。本文通過對各模塊電路的設計與優化，設計出符合標準要求的低功耗射頻電路。采用符合ISO/IEC 18000-6B標準的THM6BC1-915Y2型UHF RFID讀卡器進行了測試，測試結果表明讀取距離大于3m，其結果很好的滿足了無源UHF RFID應答器系統的指標要求。