完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > versal
Versal 產(chǎn)品組合基于 臺積電(TSMC)的 7 nm FinFET 工藝技術(shù),是第一個(gè)將軟件可編程性與特定領(lǐng)域硬件加速和靈活應(yīng)變能力相結(jié)合的平臺,這對于跟上當(dāng)今快速的創(chuàng)新步伐至關(guān)重要。
文章:70個(gè) 瀏覽:7710次 帖子:0個(gè)
在Versal VCK190評估套件上使用器件固件升級(DFU)執(zhí)行USB輔助啟動(dòng)模式測試
本文將演示如何在 Versal AI Core 系列 VCK190 評估套件上從 USB 輔助啟動(dòng)模式啟動(dòng) Linux
本文涵蓋了在 Versal GTY 和 GTYP 中使用模式生成器和檢查器時(shí)對以下操作的限制
如何在Advanced IO Wizard(XPHY)中使用XPIO_VREF
SelectIO架構(gòu)手冊 AM010 描述了如何使用 XPIO_VREF原語來調(diào)整 Internal Vref
如何在IP集成器中將單工TX/RX核合并到多個(gè)Quad
要為 Versal 的多個(gè) Quad 創(chuàng)建收發(fā)器設(shè)置,建議從 Transceiver Bridge IP 開始,在其中選擇所需的設(shè)置,然后交由 Viva...
Versal HBM系列外部參考時(shí)鐘設(shè)計(jì)指南文章
Versal HBM ??赏ㄟ^內(nèi)部 HSM0 參考時(shí)鐘來進(jìn)行時(shí)鐘設(shè)置,此參考時(shí)鐘是由 CIPS 或外部時(shí)鐘源生成的。
Versal CPM AXI Bridge模式的地址轉(zhuǎn)換
Versal 系列的 DMA axi bridge 模式可以在 PL 的 QDMA IP 或者在 CPM(The integrated block fo...
本篇博文側(cè)重于提供 Versal GTY 仿真示例、演示 GTY 如何解復(fù)位以及如何執(zhí)行速率變更。
在Versal中通過NoC從PS-APU對AXI BRAM執(zhí)行基本讀寫操作
本篇博文旨在演示如何通過 NoC 從 Versal 應(yīng)用處理單元 (APU) 訪問 AXI BRAM。
Vitis 2022.2 ACAP 設(shè)計(jì)流程強(qiáng)化
在這個(gè)新版本中,AI 引擎相對約束提供了在 AI 引擎內(nèi)控制內(nèi)核相對布局的途徑。這有利于用戶從 AI 引擎陣列獲得更高性能和更充分的利用率??梢詫⒓s束定...
異構(gòu)平臺設(shè)計(jì)方法 探索賽靈思Versal ACAP設(shè)計(jì)方法論
身處智能時(shí)代,科技發(fā)展日新月異,伴隨數(shù)據(jù)中心、有線網(wǎng)絡(luò)、5G 無線和汽車等愈加豐富的場景,相應(yīng)的技術(shù)與功能也正經(jīng)歷飛速迭代,因此,單一計(jì)算架構(gòu)已難以應(yīng)對...
如何在Versal平臺實(shí)現(xiàn)兩個(gè)PS I2C控制器的回環(huán)
I2C 總線的兩根信號線 SCL 和 SDA 需要上拉才能正常工作,當(dāng)板卡上沒有合適的硬件設(shè)置或者沒有合適的 I2Cslave 設(shè)備,我們就無法進(jìn)行 I...
DDR4/LPDDR4硬核控制器I/O plannin的設(shè)計(jì)和實(shí)現(xiàn)
在Versal新一代ACAP器件上,除了延續(xù)之前Ultrascale/Ultrascale+系列器件上已有的DDR4 IP之外,還配置了最新的DDR4/...
PCIe 仿真需要Endpoint 模型和Root Port 模型協(xié)同工作。用戶一般可以采用購買BFM/VIP 來模擬對端模型也可以自己設(shè)計(jì)對端模型,更...
詳解基于賽靈思的Versal? ACAP設(shè)計(jì)創(chuàng)建步驟
Versal ACAP(自適應(yīng)計(jì)算加速平臺)是高度集成化的多核計(jì)算平臺,可通過靈活的自適應(yīng)能力來滿足不斷變化的動(dòng)態(tài)算法的需求。VCK190 是賽靈思最早...
在探討為什么要升級到 Versal ACAP 時(shí),必須首先認(rèn)識到所有硬 IP 的價(jià)值,包括存儲控制器、PCIe?、多速率以太網(wǎng)和片上可編程網(wǎng)絡(luò)( NoC...
集賽靈思多年投資和35年架構(gòu)之大成,基于7nm工藝,多核異構(gòu)且能靈活改變,面向所有開發(fā)者和各種應(yīng)用的Versal 宣布發(fā)貨了!
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |