標簽 > mips架構
MIPS架構（英語：MIPS architecture，為Microprocessor without interlocked piped stages architecture的縮寫，亦為Millions of Instructions Per Second的雙關語），是一種采取精簡指令集（RISC）的處理器架構。
關注我們的微信
下載發燒友APP
電子發燒友觀察
版權所有 ? 湖南華秋數字科技有限公司
長沙市望城經濟技術開發區航空路6號手機智能終端產業園2號廠房3層（0731-88081133）
電子發燒友 （電路圖） 湘公網安備43011202000918
工商網監
湘ICP備2023018690號-1
