axi4總線知識(shí)

• 

  FPGA實(shí)現(xiàn)AXI4總線的讀寫

  AWID[3:0]與ARID[3:0]：對(duì)于只有一個(gè)主機(jī)從機(jī)設(shè)備，該值可設(shè)置為任意。

  2025-01-22 標(biāo)簽： fpga 接口 時(shí)序 1668 0

• 

  你想自己設(shè)計(jì)一個(gè)FPGA IP嗎！

  開發(fā)和驗(yàn)證 FPGA IP 不僅僅是編寫 HDL，而是需要更多的思考。讓我們來看看如何做吧！

  2023-10-16 標(biāo)簽： fpga 寄存器 IP 928 0

• 

  FSBL的數(shù)據(jù)段和代碼段如何連接？

  搞懂?dāng)?shù)據(jù)段和代碼段是如何被鏈接成一個(gè)二進(jìn)制文件的，這應(yīng)該是每一個(gè)ARM程序員必須搞清楚的一個(gè)事情。

  2023-07-21 標(biāo)簽： fpga arm 連接器 1011 0

• 

  自定義AXI-Lite接口的IP及源碼分析

  在 Vivado 中自定義 AXI4-Lite 接口的 IP，實(shí)現(xiàn)一個(gè)簡(jiǎn)單的 LED 控制功能，并將其掛載到 AXI I

  2023-06-25 標(biāo)簽： 寄存器 LED控制 邏輯分析儀 3501 0

• 

  握手機(jī)制、通道依賴性及AXI-Lite握手實(shí)例

  AXI4：高性能內(nèi)存映射需求（如讀寫DDR、使用BRAM控制器讀寫B(tài)RAM等），為了區(qū)別，有時(shí)候也叫這個(gè)為 AXI4-F

  2023-06-25 標(biāo)簽： FPGA設(shè)計(jì) 接收機(jī) BRAM 1503 0

• 

  Xilinx FPGA AXI4總線（二）用實(shí)例介紹5個(gè)讀寫通道

  AXI4協(xié)議是一個(gè)點(diǎn)對(duì)點(diǎn)的主從接口協(xié)議，數(shù)據(jù)可以同時(shí)在主機(jī)（Master）和從機(jī)（Slave）之間**雙向** **傳輸

  2023-06-21 標(biāo)簽： FPGA設(shè)計(jì) FIFO存儲(chǔ) BRAM 3562 0

• 

  一邊學(xué)習(xí)控制FFT IP核，一邊學(xué)習(xí)AXI4-Stream協(xié)議

  這里做最簡(jiǎn)單的設(shè)置，打開Vivado，點(diǎn)開IP Catalog，找到FFT IP核。

  2023-06-19 標(biāo)簽： FFT AXI4總線 1978 0

展開查看更多