axi4總線知識

• 

  FPGA實現AXI4總線的讀寫

  AWID[3:0]與ARID[3:0]：對于只有一個主機從機設備，該值可設置為任意。

  2025-01-22 標簽： fpga 接口 時序 1647 0

• 

  你想自己設計一個FPGA IP嗎！

  開發和驗證 FPGA IP 不僅僅是編寫 HDL，而是需要更多的思考。讓我們來看看如何做吧！

  2023-10-16 標簽： fpga 寄存器 IP 928 0

• 

  FSBL的數據段和代碼段如何連接？

  搞懂數據段和代碼段是如何被鏈接成一個二進制文件的，這應該是每一個ARM程序員必須搞清楚的一個事情。

  2023-07-21 標簽： fpga arm 連接器 1011 0

• 

  自定義AXI-Lite接口的IP及源碼分析

  在 Vivado 中自定義 AXI4-Lite 接口的 IP，實現一個簡單的 LED 控制功能，并將其掛載到 AXI I

  2023-06-25 標簽： 寄存器 LED控制 邏輯分析儀 3501 0

• 

  握手機制、通道依賴性及AXI-Lite握手實例

  AXI4：高性能內存映射需求（如讀寫DDR、使用BRAM控制器讀寫BRAM等），為了區別，有時候也叫這個為 AXI4-F

  2023-06-25 標簽： FPGA設計 接收機 BRAM 1502 0

• 

  Xilinx FPGA AXI4總線（二）用實例介紹5個讀寫通道

  AXI4協議是一個點對點的主從接口協議，數據可以同時在主機（Master）和從機（Slave）之間**雙向** **傳輸

  2023-06-21 標簽： FPGA設計 FIFO存儲 BRAM 3562 0

• 

  一邊學習控制FFT IP核，一邊學習AXI4-Stream協議

  這里做最簡單的設置，打開Vivado，點開IP Catalog，找到FFT IP核。

  2023-06-19 標簽： FFT AXI4總線 1975 0

展開查看更多