完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 譯碼
譯碼是編碼的逆過程,同時(shí)去掉比特流在傳播過程中混入的噪聲。利用譯碼表把文字譯成一組組數(shù)碼或用譯碼表將代表某一項(xiàng)信息的一系列信號(hào)譯成文字的過程稱之為譯碼。
文章:52個(gè) 瀏覽:32153次 帖子:1個(gè)
CT4004計(jì)數(shù)譯碼器的應(yīng)用線路圖
CT4004為CT系列CMOS集成電路十進(jìn)計(jì)數(shù)器-七段字形譯碼器電路,可直接配用BS201,BS205,BS207等共陰型LED數(shù)碼管,對(duì)輸入的時(shí)鐘脈沖...
2017-12-02 標(biāo)簽:譯碼 616 0
關(guān)于基于FPGA的卷積編譯碼器的設(shè)計(jì)與實(shí)現(xiàn)分析
卷積碼是Elias在1955年最早提出的,稍后,Wozencraft在1957年提出了一種有效譯碼方法,即序列譯碼。Massey在1963年提出了一種性...
74LS139為兩個(gè)2線-4 線譯碼器,共有 54/74S139和 54/74LS139 兩種線路結(jié)構(gòu)型式??蓪?duì)2位高位地址進(jìn)行譯碼,產(chǎn)生4個(gè)片選信號(hào),...
在輸入端輸入D3、D2、D1、D0相對(duì)應(yīng)的二進(jìn)制編碼(0/1),通過譯碼器“翻譯”得出輸出端的結(jié)果 Y0-Y15,如:當(dāng)D3、D2、D1、D0分別為10...
通過正確配置譯碼器的使能輸入端,可以將譯碼器的位數(shù)進(jìn)行擴(kuò)展。例如,實(shí)驗(yàn)室現(xiàn)在只有3線- 8線譯碼器(如74138),要求我{ ]實(shí)現(xiàn)一個(gè)4線-16線的譯...
基于FPGA 實(shí)現(xiàn)TDR-LTE 系統(tǒng)的ReedR-Muller 譯碼及其介紹
主要基于FPGA 實(shí)現(xiàn)TDR-LTE 系統(tǒng)中的ReedR-Muller 譯碼,包括Reed-Muller 譯碼的介紹、方案的構(gòu)成、FPGA 實(shí)現(xiàn)流程、以...
基于AD9361補(bǔ)捉S模式訊號(hào)并通過MATLAB及Simulink來開發(fā)譯碼訊息的算法
本文將討論如何使用基于AD9361的接收平臺(tái),來補(bǔ)捉這些S模式訊號(hào),然后再透過MATLAB及Simulink來開發(fā)能夠譯碼這些訊息的算法此Simulin...
基于FPGA的全新DSC并行譯碼器設(shè)計(jì)及理論
采用易于FPGA實(shí)現(xiàn)的歸一化最小和算法,通過選取合適的歸一化因子,將乘法轉(zhuǎn)化成移位和加法運(yùn)算。在高斯白噪聲信道下,仿真該譯碼算法得出最佳的譯碼迭代次數(shù),...
基于FPGA的極化碼的SC譯碼算法結(jié)構(gòu)的改進(jìn)方法
在二進(jìn)制離散無記憶信道中極化碼可以達(dá)到其信道極限容量,并且實(shí)現(xiàn)的復(fù)雜度較低,這在通信領(lǐng)域無疑是一個(gè)重大突破,因此在FPGA中實(shí)現(xiàn)極化碼的譯碼有著非常重...
因?yàn)橛?jì)算機(jī)輸出的是BCD碼,要想在數(shù)碼管上顯示十進(jìn)制數(shù),就必須先把BCD碼轉(zhuǎn)換成7 段字型數(shù)碼管所要求的代碼。我們把能夠?qū)⒂?jì)算機(jī)輸出的BCD碼換成7 段...
74HC154 譯碼器可接受4 位高有效二進(jìn)制地址輸入,并提供16 個(gè)互斥的低有效輸出。74HC154 的兩個(gè)輸入使能門電路可用于譯碼器選通,以消除輸出...
74LS48芯片是一種常用的七段數(shù)碼管譯碼器驅(qū)動(dòng)器,常用在各種數(shù)字電路和單片機(jī)系統(tǒng)的顯示系統(tǒng)中,下面我就給大家介紹一下這個(gè)元件的一些參數(shù)與應(yīng)用技術(shù)等資料...
ROHM全新MP3編碼譯碼單芯片提升系統(tǒng)音頻功能
半導(dǎo)體制造商ROHM株式會(huì)社推出只要單芯片即可進(jìn)行MP3壓縮錄音或播放CD-ROM 、AV接收器等各種音頻裝置使用IC─BU94702AKV。
ZC40110十進(jìn)可逆計(jì)數(shù)、鎖存、譯碼、顯示驅(qū)動(dòng)器的應(yīng)用線路
CMOS ZC40110是具有十進(jìn)制加,減可逆計(jì)數(shù)功能,輸出鎖存功能,十線到七段的譯碼功能和顯示驅(qū)動(dòng)功能的"四合一"
2010-10-20 標(biāo)簽:計(jì)數(shù)譯碼鎖存 1922 0
ZC256十進(jìn)計(jì)數(shù)、鎖存、譯碼、顯示驅(qū)動(dòng)器(驅(qū)動(dòng)液晶顯示器)
CMOS ZC256電路是具有十進(jìn)制計(jì)數(shù)功能、輸出鎖存功能、BCD到七段的譯碼功能和顯示驅(qū)動(dòng)功能的"四合一"電
2010-10-20 標(biāo)簽:計(jì)數(shù)譯碼鎖存 1876 0
ZC254十進(jìn)計(jì)數(shù)、鎖存、譯碼、顯示驅(qū)動(dòng)器的應(yīng)用線路圖
CMOS ZC254電路是一個(gè)具有十進(jìn)制計(jì)數(shù)功能、輸出鎖存功能、BCD到七段的譯碼功能和顯示驅(qū)動(dòng)功能的"四合
2010-10-20 標(biāo)簽:計(jì)數(shù)譯碼鎖存 4003 0
C3065 BCD-七段譯碼液晶顯示驅(qū)動(dòng)器的應(yīng)用電路圖
C3065 BCD-七段譯碼液晶顯示驅(qū)動(dòng)器功耗低微,在25度條件下僅幾十微安,工作電壓范圍為4~18V,采用交
Viterbi譯碼原理 Viterbi譯碼算法(簡(jiǎn)稱VA算法)是由Viterbi在1967年首先提出的,它是一種針對(duì)卷積碼的最大似然譯碼算法。他不是在網(wǎng)格
2009-11-13 標(biāo)簽:譯碼 7647 0
CRC的譯碼與糾錯(cuò) 將收到的循環(huán)校驗(yàn)碼用約定的生成多項(xiàng)式G(x)去除,如果碼字無誤則余數(shù)應(yīng)為0,如有某一位出錯(cuò),則余數(shù)不為0,且不同數(shù)位出錯(cuò)余數(shù)會(huì)不同...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |