CN0260 本應(yīng)用可考慮的其他16位PulSAR ADC有 AD7983（16位，1.33 MSPS）和 AD7980（16位，1 MSPS）。也可選擇使用18位PulSAR ADC，包括 AD7986（18位，2 MSPS）、AD7984（18位，1.33 MSPS）和 AD7982（18位，1 MSPS)。 圖3顯示了用于評(píng)估該電路的基本測(cè)試設(shè)置。有關(guān)PCB的完整原理圖和布局，請(qǐng)參閱CN-0260設(shè)計(jì)支持包：http://www.analog.com/cn0260-designsupport。 輸入端切記使用低噪聲、低失真信號(hào)源，例如Agilent 33120A、Audio Precision System Two 2322，或等效器件。 許多應(yīng)用需要寬動(dòng)態(tài)范圍。電子秤系統(tǒng)通常使用最大滿量程輸出為1 mV至2 mV的稱重傳感器橋式傳感器。此類系統(tǒng)可能需要1,000,000：1水平的分辨率，以2 mV滿量程輸入為例子，此時(shí)需要高性能、低噪聲、高增益放大器和Σ-Δ調(diào)制器。同樣，醫(yī)療應(yīng)用中的化學(xué)和血液分析通常使用光二極管傳感器，這些器件會(huì)產(chǎn)生極小的電流并且需要精確測(cè)量。某些應(yīng)用，例如振動(dòng)監(jiān)控系統(tǒng)，同時(shí)包含交流和直流信息，因此精確監(jiān)控大小兩種信號(hào)的能力至關(guān)重要。Σ-Δ型ADC在許多情況下雖然勝任，但如果需要交流和直流測(cè)量以及快速增益開(kāi)關(guān)，則會(huì)受限制。 過(guò)采樣是以比奈奎斯特頻率高得多的速率來(lái)對(duì)輸入信號(hào)進(jìn)行采樣的過(guò)程。一般說(shuō)來(lái)，采樣頻率每提高一倍，原始信號(hào)帶寬內(nèi)的噪聲性能大約可改進(jìn)3 dB。過(guò)采樣ADC之后是數(shù)字后處理，用以消除信號(hào)帶寬外部的噪聲，如圖2所示。 要實(shí)現(xiàn)最大動(dòng)態(tài)范圍，可添加前端PGA級(jí)以增加極小信號(hào)輸入下的有效信噪比(SNR)。試考慮>126 dB的系統(tǒng)動(dòng)態(tài)范圍要求。首先計(jì)算實(shí)現(xiàn)此動(dòng)態(tài)范圍所需的最低均方根噪聲。例如，3 V輸入范圍(6 V p-p)具有2.12 V的滿量程均方根值(6/2√2)。最大容許系統(tǒng)噪聲如下計(jì)算 126 dB = 20 log（2.12 V/均方根噪聲） 因此均方根噪聲 ≈ 1 μV rms。 現(xiàn)在考慮系統(tǒng)更新速率，它決定系統(tǒng)容許的過(guò)采樣率和最大噪聲量（以輸入(RTI)為基準(zhǔn)）。例如，16位、2.5 MSPS PulSAR ADC AD7985以600 kSPS（功耗為11 mW）和72倍過(guò)采樣率工作時(shí)，系統(tǒng)在均值和抽取后的有效吞吐速率為600 kSPS ÷ 72 = 8.33 kSPS。因此輸入信號(hào)限于約4 kHz的帶寬。 總均方根噪聲是噪聲密度(ND)乘以√f，最大容許輸入頻譜噪聲密度(ND)可如下計(jì)算 1 μV rms = ND × √4 kHz 即ND = 15.8 nV/√Hz。 根據(jù)RTI系統(tǒng)輸入噪聲的該品質(zhì)因數(shù)，可以選擇適當(dāng)?shù)?a target='_blank' class='arckwlink_none'>儀表放大器，以提供充足的模擬前端增益（通過(guò)相關(guān)過(guò)采樣與ADC SNR相加），實(shí)現(xiàn)所需的126 dB。對(duì)于AD7985，典型SNR數(shù)值為89 dB，通過(guò)72倍過(guò)采樣還可獲得~18 dB的改善（72約為26，每翻一倍增加3 dB）。實(shí)現(xiàn)126 dB DR仍需要另外20 dB的改善，可以來(lái)自模擬PGA級(jí)提供的增益。儀表放大器必須提供≥20的增益（只要不超過(guò)15.8 nV/√Hz的噪聲密度規(guī)格）。 圖1顯示了實(shí)現(xiàn)上述前端PGA增益和ADC過(guò)采樣的系統(tǒng)級(jí)解決方案。輸入級(jí)使用AD8253——極低噪聲(10 nV/√Hz)的數(shù)字控制儀表放大器。增益選項(xiàng)如下： G = 1, 10, 100, 1000. AD8021是能夠驅(qū)動(dòng) AD7985的2.1 nV/√Hz低噪聲、高速放大器。該器件還會(huì)對(duì)AD8253輸出進(jìn)行電平轉(zhuǎn)換和衰減。AD8253 和 AD8021 均采用2.25 V的外部共模偏置電壓工作，兩者結(jié)合以在ADC的輸入端維持相同共模電壓。基準(zhǔn)電壓為4.5 V時(shí)，ADC的輸入范圍為0 V至4.5 V。 圖3. 用于測(cè)量系統(tǒng)性能的測(cè)試設(shè)置 ? AD8021的輸出使用高速ADC來(lái)測(cè)量。PGA增益可根據(jù)輸入信號(hào)的幅度動(dòng)態(tài)設(shè)置。對(duì)于小信號(hào)輸入，增益設(shè)置為100。對(duì)于更大輸入，增益降低至1。 使用QFN封裝的16位、2.5 MSPS PulSAR ADC AD7985（功耗為11 mW）實(shí)施數(shù)字后處理，由于該器件具有快速采樣速率，還可用于在低輸入帶寬應(yīng)用中實(shí)施高階過(guò)采樣。鑒于以輸入(RTI)為基準(zhǔn)時(shí)完整系統(tǒng)噪聲預(yù)算為15.8 nV/√Hz（最大值），可以計(jì)算每個(gè)模塊的主要噪聲源，以確保不超過(guò)15.8 nV/√Hz的硬限值。AD8021的折合到輸入端噪聲規(guī)格<3 nV/√Hz，當(dāng)折合到增益為100的AD8253級(jí)時(shí)可忽略。使用外部4.5 V基準(zhǔn)電壓時(shí)，在<45 μV rms的噪聲分辨率下，AD7985的額定SNR為89 dB。 如果考慮300 kHz的奈奎斯特帶寬，ADC在此帶寬內(nèi)將提供~83 nV/μHz的噪聲。折合到AD7985的輸入端時(shí)，它的<1 nV/√Hz噪聲在系統(tǒng)內(nèi)可忽略，此時(shí)使用方和根計(jì)算對(duì)RTI噪聲源求和。 使用AD8253的另一優(yōu)點(diǎn)是它具有數(shù)字增益控制功能，可以根據(jù)輸入變化動(dòng)態(tài)地改變系統(tǒng)增益。這一點(diǎn)通過(guò)巧用系統(tǒng)的數(shù)字信號(hào)處理能力便可實(shí)現(xiàn)。在本應(yīng)用中，數(shù)字處理的主要功能是利用 AD798516位轉(zhuǎn)換結(jié)果產(chǎn)生較高分辨率的輸出。實(shí)現(xiàn)方法是對(duì)數(shù)據(jù)進(jìn)行均值和抽取計(jì)算，并根據(jù)輸入幅度自動(dòng)切換模擬輸入增益。過(guò)采樣過(guò)程的輸出數(shù)據(jù)速率低于ADC采樣速率，但動(dòng)態(tài)范圍大幅增加。 為完成本應(yīng)用數(shù)字端的原型制作，使用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)作為數(shù)字內(nèi)核。為了快速調(diào)試系統(tǒng)，使用系統(tǒng)演示平臺(tái)(SDP)連接器標(biāo)準(zhǔn)將模擬電路和FPGA整合到單片電路板上，以便輕松實(shí)現(xiàn)PC的USB連接，如圖3所示。SDP是可重用硬件和軟件的組合，可以在大多數(shù)常用元件接口上輕松實(shí)現(xiàn)硬件的控制和數(shù)據(jù)采集。 本模塊根據(jù)當(dāng)前增益設(shè)置、兩個(gè)原始ADC樣本和一些硬編碼閾值輸出新增益設(shè)置。系統(tǒng)內(nèi)使用四個(gè)閾值。這些閾值的選擇對(duì)最大化系統(tǒng)的模擬輸入范圍很重要，可確保在盡可能大的信號(hào)范圍內(nèi)使用G = 100模式，同時(shí)防止ADC輸入過(guò)驅(qū)。請(qǐng)注意，該增益模塊處理的是每個(gè)原始ADC結(jié)果，而不是未歸一化的數(shù)據(jù)。在此前提下，系統(tǒng)可使用的一些閾值示例如下（假設(shè)使用中間電平為零的雙極性系統(tǒng)）： T1（正閾值下限）：+162 （中間電平以上的162個(gè)代碼） T2（負(fù)閾值下限）：–162 （中間電平以下的162個(gè)代碼） T3（正閾值上限）：+32507 （正滿量程以下的260個(gè)代碼） T4（負(fù)閾值上限）：-32508 （負(fù)滿量程以上的260個(gè)代碼） 在G = 1模式下，使用內(nèi)部限值T1和T2。如果實(shí)際ADC結(jié)果介于T1和T2之間，增益便切換至G = 100模式。這樣可確保ADC的模擬輸入電壓盡快最大化。接著，在G = 100模式下，使用外部限值T3和T4。如果預(yù)測(cè)ADC結(jié)果高于T3或低于T4，增益便切換至G = 1模式，以防止ADC輸入超量程，如圖4所示。 圖4. 當(dāng)預(yù)測(cè)模數(shù)轉(zhuǎn)換器輸入將超出閾值限值時(shí)，從放大器輸入到轉(zhuǎn)換器輸入的增益減少100（藍(lán)線：放大器輸入；紅線：轉(zhuǎn)換器輸入。） ? 在G = 100模式下，如果算法預(yù)測(cè)下一ADC樣本將剛好超出外部閾值（使用最基本的線性預(yù)測(cè)），假定ADC結(jié)果為+32510，則增益切換至G = 1，下一ADC結(jié)果是+325而不是+32510。 總體系統(tǒng)性能 一旦增益和抽取算法經(jīng)過(guò)全面優(yōu)化，即可測(cè)試整個(gè)系統(tǒng)。圖5顯示系統(tǒng)對(duì)–0.5 dBFS的大信號(hào)1 kHz輸入音的響應(yīng)。考慮100的PGA增益時(shí)，實(shí)現(xiàn)的動(dòng)態(tài)范圍為127 dB。同樣，測(cè)試圖6中的小信號(hào)輸入時(shí)，如果輸入音為70 Hz (–46.5 dBFS時(shí))，最高可實(shí)現(xiàn)129 dB的動(dòng)態(tài)范圍。由于該測(cè)量中增益范圍未發(fā)生有效切換，預(yù)期在較小輸入音下可獲得性能提升。 圖5.大量程1kHz信號(hào)的響應(yīng)顯示127dB的動(dòng)態(tài)范圍 ? 圖6.70Hz小量程輸入信號(hào)的響應(yīng) ? 系統(tǒng)性能取決于動(dòng)態(tài)切換增益以同時(shí)處理小信號(hào)輸入和大信號(hào)輸入的能力。雖然Σ-Δ技術(shù)提供了極佳的動(dòng)態(tài)范圍，基于SAR的解決方案也是一種根據(jù)輸入信號(hào)動(dòng)態(tài)改變前端增益的方式，而且不會(huì)影響系統(tǒng)性能。這樣便可實(shí)時(shí)測(cè)量小信號(hào)和大信號(hào)交流、直流輸入，而不必等候系統(tǒng)建立時(shí)間，或者因延遲的增益變化產(chǎn)生大的毛刺。 CN0260 采用PGA的過(guò)采樣SAR ADC，可實(shí)現(xiàn)125 dB以上的動(dòng)態(tài)范圍 圖1所示電路是一個(gè)靈活的信號(hào)調(diào)理模塊，具有低噪聲、相對(duì)較高的增益以及在不影響性能的前提下根據(jù)輸入電平變化動(dòng)態(tài)改變?cè)鲆娴哪芰Γ瑫r(shí)仍維持寬動(dòng)態(tài)范圍。現(xiàn)有Σ-Δ技術(shù)可以提供許多應(yīng)用所需的動(dòng)態(tài)范圍，但代價(jià)是低更新速率。本電路提供了一種替代方法，將16位、2.5 MSPS PulSAR?逐次逼近型ADCAD7985與自動(dòng)調(diào)節(jié)量程?iCMOS?可編程增益儀表放大器(PGA) AD8253前端結(jié)合使用。由于增益根據(jù)模擬輸入值自動(dòng)變化，該器件使用過(guò)采樣和數(shù)字處理將系統(tǒng)動(dòng)態(tài)范圍增加至125 dB以上。 圖1. 采用自動(dòng)調(diào)節(jié)量程PGA和過(guò)采樣SAR ADC的寬動(dòng)態(tài)范圍信號(hào)調(diào)理電路（注意：未顯示所有連接和去耦） ? 圖2. 增加過(guò)采樣率(OSR)可降低噪聲 ? CN0260 CN0260 | circuit note and reference circuit info 采用PGA的過(guò)采樣SAR ADC，可實(shí)現(xiàn)125 dB以上的動(dòng)態(tài)范圍 | Analog Devices 圖1所示電路是一個(gè)靈活的信號(hào)調(diào)理模塊，具有低噪聲、相對(duì)較高的增益以及在不影響性能的前提下根據(jù)輸入電平變化動(dòng)態(tài)改變?cè)鲆娴哪芰Γ瑫r(shí)仍維持寬動(dòng)態(tài)范圍。現(xiàn)有Σ-Δ技術(shù)可以提供許多應(yīng)用所需的動(dòng)態(tài)范圍，但代價(jià)是低更新速率。本電路提供了一種替代方法，將16位、2.5 MSPS PulSAR?

• 帶PGA的過(guò)采樣16位PulSAR ADC
• 動(dòng)態(tài)范圍大于125dB
• 無(wú)流水線延遲

(analog)