技術要求：

　　1． 基本要求

　?、牛?設計并制作一個相位測量儀，

　　a. 頻率范圍：20HZ —— 20KHZ。

　　b. 相位測量儀的輸入阻抗≥100K

　　c. 允許兩路輸入正弦信號峰-峰值可分別在1V-5V范圍內變化

　　d. 相位測量絕對誤差≤2°

　　e. 具有頻率測量及數字顯示功能

　　f. 相位差數字顯示：相位讀數為0°～359.9°，分辨率為0.1°

　　⑵． 參考圖2制作一個移相網絡

　　a． 輸入信號頻率：100HZ，1KHZ，10KHZ

　　b． 連續相移范圍：-45°～+45°

　　c． A`，B`輸出的正弦信號峰-峰值可分別在0.3V～0.5V 范圍內變化。

　　2． 發揮部分

　　⑴． 設計并制作一個數字式移相信號發生器，用以產生相位測量儀所需的輸入正弦信號，要求：

　　a． 頻率范圍：20HZ-20KHZ，頻率步進為20HZ，輸出頻率可預置

　　b． A，B輸出的正弦信號峰-峰值可分別在0.3v-0.5v范圍內變化

　　c． 相位差范圍為0～359°，相位步進為1°，相位差可預置。

　　d． 數字顯示預制的頻率，相位差值。

　　⑵． 在保持相位測量誤差和頻率范圍不變的條件下，擴展相位測量儀輸入正弦電壓峰-峰值至0.3-0.5v范圍

　?、牵?a target='_blank' class='arckwlink_none'>數字信號發生器校驗相位測量儀，自選幾個頻點，相位差值和不同幅度進行校驗

　?、龋渌?/p>

　　系統功能實現及特色：

　　相位測量儀

　　本設計保證了頻率范圍為20HZ-20KHZ，由于單片機的晶振為11.0592MHZ，它執行一個機器周期不到1us，所以，頻率范圍還可以進一步擴大。

　　輸入阻抗的實現，我們采用了前端加射極跟隨器的方式提高了輸入阻抗對于正弦峰-峰值，我們采用了過零比較器實現了信號周期的采集，芯片采用LS324其正負電壓后為（-12，+12），完全滿足1V-5V正弦波峰-峰值的要求

　　數字顯示：我們利用了8 個數碼管，采用靜態顯示方式，最后兩個‘米’字型16 段數碼管可顯示26 個英文字母和兩個希臘字母，我們利用兩個‘米’

　　字數碼管來顯示單位。

　　相位差及周期的測量：把相位差轉換成脈沖個數，由于機器的晶振固定這樣就把相位差及周期問題轉換成時間問題，同時利用單片機RD2 內部資源定時器 0，定時器2，周期采用定時器2的捕捉方式。

　　方案選擇：

　　一．分離元件設計方案

　　本方案利用大量數字芯片，通過各種邏輯關系構成，但由于芯片無編程性，如果完成本次大賽的所有要求難度較大，只能完成部分功能，同時電路復雜

　　二．專用集成芯片設計方案

　　可利用專用移相芯片設計，對于本次大賽，失去了大賽的意義，所以也不采用

　　三．本著學習新技術，以高新技術為參賽原則，我們采用了DDS與CPLD機構結合的原則，首先將DDS 技術有機的移植到CPLD 上，來作為組成的特色和亮點，DDS本身的原理是以數控震蕩器的的方式產生頻率，相位可控制的正弦波，電路一般包括基準時鐘，頻率累加器，幅度/相位轉換電路，D/A轉換器和低通濾波器等，我們用CPLD完成了正弦波相位累加等設計工作，利用2746存放的原始波形，DAC0832把數字量變成模擬量進行輸出。

　　頻率的改變：我們利用了外圍芯片8253，其輸入晶振為4MHZ，通過對4MHZ 進行分頻處理而產生不同的頻率值。

　　我們采用了雙路正弦波產生電路設計方案，這樣通過兩路相同的設計實現了A，B兩路的模擬信號，實現了A，B 同周期信號的產生。

　　幅值的改變：由于0832 的參考電壓不同，則輸出不同的特性，我們采用了一片0832作為參考電壓的產生，這樣，8位數字量使得我們進一步把0-5V電壓分成了256 份，也就相當于把A，B 兩路的模擬信號幅值從0到5V分成了256份，進行了調幅。