布線(Layout)是pcb設計工程師最基本的工作技能之一。走線的好壞將直接影響到整個系統的性能，大多數高速的設計理論也要最終經過Layout得以實現并驗證，由此可見，布線在高速pcb設計中是至關重要的。下面將針對實際布線中可能遇到的一些情況，分析其合理性，并給出一些比較優化的走線策略。 主要從直角走線，差分走線，蛇形線等三個方面來闡述。 直角走線 直角走線一般是pcb布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標準之一，那么直角走線究竟會對信號傳輸產生多大的影響呢？從原理上說，直角走線會使傳輸線的線寬發生變化，造成阻抗的不連續。其實不光是直角走線，頓角，銳角走線都可能會造成阻抗變化的情況。 直角走線的對信號的影響就是主要體現在三個方面：拐角可以等效為傳輸線上的容性負載，減緩上升時間;阻抗不連續會造成信號的反射;直角尖端產生的EMI。 傳輸線的直角帶來的寄生電容可以由下面這個經驗公式來計算： C=61W(Er)1/2/Z0 在上式中，C就是指拐角的等效電容(單位：pF)，W指走線的寬度(單位：inch)，εr指介質的介電常數，Z0就是傳輸線的特征阻抗。舉個例子，對于一個4Mils的50歐姆傳輸線(εr為4.3)來說，一個直角帶來的電容量大概為0.0101pF，進而可以估算由此引起的上升時間變化量： T10-90%=2.2CZ0/2= 2.20.010150/2=0.556ps 通過計算可以看出，直角走線帶來的電容效應是極其微小的。 由于直角走線的線寬增加，該處的阻抗將減小，于是會產生一定的信號反射現象，我們可以根據傳輸線章節中提到的阻抗計算公式來算出線寬增加后的等效阻抗，然后根據經驗公式計算反射系數： ρ=(Zs-Z0)/(Zs+Z0)