我們在選擇和購買石英晶體振蕩器時，或者在看廠商所提供的晶振規格書時，都會有輸出模式（Output Type）或輸出波形這個指標。經常看到的輸出模式有CMOS、TTL、Sine Wave等等，這些輸出模式代表的是什么意思呢？我們在選購時，究竟又該如何正確選擇呢？下面帶領大家去了解一下晶體振蕩器的各種輸出模式。

　　1、晶振各輸出模式的定義

　　晶振常用的輸出模式主要包括：TTL、CMOS、ECL、PECL、LVDS、Sine Wave。這幾種波形都是目前行業常用的波形。其中TTL、CMOS、ECL、PECL、LVDS均屬于方波，Sine Wave屬于正弦波。通常，方波輸出功率大，驅動能力強，但諧波分量豐富；正弦波輸出功率不如方波，但其諧波分量小很多。我們逐一給大家介紹一下這些輸出模式的定義：（1）TTL：Transistor-Transistor Logic（晶體管-晶體管邏輯電路），傳輸延遲時間快、功耗高， 屬于電流控制器件。（2）CMOS：Complementary Metal Oxide Semiconductor （互補金屬氧化物半導體CMOS邏輯電路），傳輸延遲時間慢、功耗低，屬于電壓控制器件。CMOS相對TTL有了更大的噪聲容限，輸入阻抗遠大于TTL輸入阻抗。對應3.3V LVTTL，出現了 LVCMOS，可以與3.3V的LVTTL直接相互驅動。HCMOS采用全靜態設計、高速互補金屬氧化物半導體工藝，CMOS采用互補金屬氧化物半導體。CMOS最終將會被HCMOS所替代。（3）ECL：Emitter-Couple Logic（發射極耦合邏輯電路），該電路的特點是基本門電路工作在非飽和狀態。ECL電路具有相當高的速度，平均延遲時間可達幾個毫微秒甚至亞毫微秒數量級。ECL電路的邏輯擺幅較小（僅約0.8V ，而TTL 的邏輯擺幅約為2.0V），當電路從一種狀態過渡到另一種狀態時，對寄生電容的充放電時間將減少，這是ECL電路具有高開關速度的重要原因。但ECL輸出的邏輯擺幅小，對抗干擾能力不利。另外ECL電路具有很高的輸入阻抗和低的輸出阻抗。（4）PECL：Positive Emitter-Couple Logic（正發射極耦合邏輯電路）。ECL電路速度快，驅動能力強，噪聲小，很容易達到幾百MHz的應用，但是功耗大，需要負電源。為簡化電源，出現了PECL（ECL結構，改用正電壓供電）和LVPECL的輸出模式。LVPECL即是Low Voltage Positive Emitter-Couple Logic（低壓正發射極耦合邏輯），LVPECL是由ECL和PECL發展而來，LVPECL的典型輸出為一對差分信號，他們的射極通過一個交流源接地。ECL、PECL、LVPECL使用時應注意：不同電平不能直接驅動，中間可用交流耦合、電阻網絡或專用芯片進行轉換。以上三種均為射隨輸出結構，必須有電阻拉到一個直流偏置電壓。（如多用于時鐘的LVPECL：直流匹配時用130歐上拉，同時用82歐下拉；交流匹配時用82歐上拉，同時用130 歐下拉，但兩種方式工作后直流電平都在1.95V左右。）（5）LVDS：Low-Voltage Differential Signaling（低電壓差分信號），為差分對輸入輸出，內部有一個恒流源3.5～4mA，在差分線上改變方向和電平來表示“1”和“0”。通過外部的100歐匹配電阻（并接在差分線上靠近接收端）轉換為±350mV的差分電平。LVDS使用注意：可以達到600MHz以上，PCB要求較高，差分線要求嚴格等長，差最好不超過10mil（0.25mm）；100 歐電阻離接收端距離不能超過500mil，最好控制在300mil以內。LVDS的應用模式可以有三種形式：①單向點對點和雙向點對點，能通過一對雙絞線實現雙向的半雙工通信；②多分支形式，即一個驅動器連接多個接收器（當有相同的數據要傳給多個負載時，可以采用這種應用形式）；③多點結構，此時多點總線支持多個驅動器，也可以采用BLVDS驅動器，它可以提供雙向的半雙工通信，但是在任一時刻，只能有一個驅動器工作，因而發送的優先權和總線的仲裁協議都需要依據不同的應用場合，選用不同的軟件協議和硬件方案。（6）Clipped Sine Wave：削頂正弦波（Clipped Sine Wave）。相比方波的諧波分量少很多，但驅動能力較弱，在負載 10K//10PF時Vp-p為0.8Vmin。通常為SMD 7050、SMD5032、SMD3225等封裝的表貼溫補晶振使用的輸出波形。（7）Sin Wave：通常晶振正弦波輸出的負載阻抗為50歐姆。波形的諧波分量很小，一般諧波抑制都優于-30dBc。正弦波輸出晶振通常用于射頻信號處理、頻率源等應用場合。
?