中介紹過了繞線方式帶來的延時誤差，從而導致等長失配。這次我們再來看另外一個常常被忽略的點，關于“同組同層”。 同組同層，最容易理解的原因之一是過孔長度帶來的誤差。 假設有這樣一組信號中，信號中大多數(shù)信號線都是從頂層出線，直接連接到同樣位于頂層的接收端。但就像下圖中那樣，偏偏有一個秀兒，先是打了一個過孔換層到底層，然后又換層到頂層再走到接收端。這樣這個秀兒的總長度就比正常走線長了2個過孔的長度，如果板厚1.6MM，那么長度偏差就是約130mil。 但這個只是一個小問題，軟件就可以很簡單的就幫我們給避規(guī)掉，比如在ALLEGRO中勾選Z Axis Delay后軟件就會根據(jù)你的疊層信息將過孔的長度計算到總長度中，從而校正長度誤差。 但也有一些是無法校正的，比如過孔呈現(xiàn)容性，從而對延時的阻礙等。這個不是這次文章的關注點，暫不分析。 對于這些軟件能夠輕易解決的，通常都不是我們要重點分析的。這次我們重點分析同組同層的另一個作用，關于信號在不同層的傳播速度。 在以前的內(nèi)容中，我們通常會說信號的速度大約是1PS傳播6mil,但這是一個非常粗糙的數(shù)據(jù)。 舉個簡單的例子，我們在某阻抗計算工具中快速的計算一下，看看同樣在50Ω阻抗的情況下表層和內(nèi)層的速度差異： 根據(jù)信號傳輸1in所需要的時間，可以算出表層大概為6.7mil/ps，內(nèi)層約為5.7mil/ps。 答案已經(jīng)呼之欲出了，假設這段線需要傳輸1000ps，那么表層走線和內(nèi)層走線的長度差異就達到了1000mil。相比而已過孔那點長度差就有點微不足道了。 本著“嚴謹”的態(tài)度，我們還是做一下仿真，來看看實際情況是不是這樣。 這次的DEMO板是兩根長度約為2500mil的走線，一個走在表層，一個走在內(nèi)層，阻抗均為50。 利用SIGRITY進行S參數(shù)的提取，并保存S參數(shù)。 搭建仿真電路： 對比信號在接收端電壓上升到同樣幅度的時間，就可以判斷信號抵達的時間。 分析上面這張圖，兩個信號在接收端幅度達到0.5V時，表層走線用時438.5ps，內(nèi)層走線用時480.2ps。兩者差距約42ps按照6mil/ps的傳播速度簡易公式換算下來約250mil。 這段走線長度為2500mil，按照比例完美契合了我們用SI9000計算出傳播速度時的理論分析。 因此表層傳輸和內(nèi)層傳輸速度帶來的差異是非常明顯的，為了減小這種差異，最好的辦法就是同組同層，需要等長的信號走在同一個層，這樣就可以避免傳播速度帶來的差異。 當然還有一點需要注意的是，同組同層也意味一個分組內(nèi)的信號，換層打過孔的區(qū)域也應該盡量集中。像是下面這種為了同組同層，而同組同層是沒有多大意義的。 最后造成表層和內(nèi)層傳播速度差異的原因在于表層走線部分磁場分散在空間中，空氣的介電常數(shù)更低，因此會有更快的傳播速度。 相關閱讀： 本文轉(zhuǎn)載自： PCB設計與信號完整性仿真（作者：十四歲的十四 ） 免責聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進行處理。 (mbbeetchina)