實(shí)時(shí)視頻信號(hào)處理的實(shí)時(shí)性和跟蹤算法的復(fù)雜性是一對(duì)矛盾，為此采用DSP＋FPGA 的架構(gòu)設(shè)計(jì)，同時(shí)滿(mǎn)足實(shí)時(shí)性和復(fù)雜性的要求，提高了系統(tǒng)的整體性能。DSP 作為主處理器，利用其高速的運(yùn)算能力，快速有效地處理復(fù)雜的跟蹤算法；FPGA 作為協(xié)處理器，完成視頻圖像的接收、存儲(chǔ)、預(yù)處理，使設(shè)計(jì)具有更大的靈活性。系統(tǒng)采用了形心跟蹤和相關(guān)跟蹤兩種算法。實(shí)驗(yàn)證明，該系統(tǒng)可以穩(wěn)定地實(shí)時(shí)跟蹤運(yùn)動(dòng)目標(biāo)。

　　實(shí)時(shí)視頻信號(hào)處理技術(shù)的應(yīng)用領(lǐng)域十分廣泛，民用領(lǐng)域如機(jī)器人視覺(jué)、資源探測(cè)、天氣預(yù)報(bào)和各種醫(yī)學(xué)圖像分析，軍用領(lǐng)域如導(dǎo)彈的精確制導(dǎo)、戰(zhàn)場(chǎng)的動(dòng)態(tài)分析等，都利用了實(shí)時(shí)視頻信號(hào)處理技術(shù)。這些應(yīng)用對(duì)實(shí)時(shí)性和識(shí)別跟蹤精度等都有較高的要求，因此如何處理實(shí)時(shí)性和復(fù)雜的識(shí)別跟蹤算法這對(duì)矛盾，是進(jìn)一步提高系統(tǒng)性能的關(guān)鍵。

　　本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于DSP＋FPGA的實(shí)時(shí)數(shù)字視頻信號(hào)處理系統(tǒng)。DSP 作為主處理器，處理復(fù)雜的跟蹤算法；FPGA 作為協(xié)處理器，接收來(lái)自COMS相機(jī)的數(shù)字視頻信號(hào)，控制視頻數(shù)據(jù)緩存至SDRAM并進(jìn)行圖像預(yù)處理。整個(gè)系統(tǒng)具有很強(qiáng)的處理能力，很好地解決了實(shí)時(shí)性和復(fù)雜的跟蹤算法間的矛盾，與單獨(dú)使用DSP或者FPGA 的系統(tǒng)相比較，系統(tǒng)性能得到了很大的提高。