資料介紹
針對設(shè)計(jì)問題——特別是那些大型高性能設(shè)計(jì)——最有效的解決方法,是首先對問題進(jìn)行研究,然后將較大的設(shè)計(jì)問題分解成較小的、更易于管理的問題。觀察近年來可編程器件的發(fā)展過程,可以明顯看出,FPGA 在尺寸和復(fù)雜性方面均得到了巨大提高,但 PLD EDA 工具流程卻相對沒有多少變化。
在傳統(tǒng)的扁平設(shè)計(jì)流程中,每個(gè)設(shè)計(jì)更改都意味著要對整個(gè)設(shè)計(jì)進(jìn)行重新綜合和重新實(shí)現(xiàn)。對于要在幾百萬門的器件上實(shí)現(xiàn)的復(fù)雜設(shè)計(jì)來說,即使是一個(gè)微小的更改也會(huì)導(dǎo)致長時(shí)間的令人無法接受的布局布線 (PAR) 運(yùn)行,其本身就常常導(dǎo)致不一致的結(jié)果,更不要說典型設(shè)計(jì)中從 RTL 到 PAR 的反復(fù)操作所導(dǎo)致的時(shí)間耗費(fèi)。
很少有設(shè)計(jì)團(tuán)隊(duì)能夠容忍在經(jīng)過比預(yù)期還要長時(shí)間的設(shè)計(jì)后仍得到出乎意料的低性能這樣的結(jié)果,更不要提隨之而來的挫折感和壓力。此外,這可能還意味著較低的FPGA利用率,甚至錯(cuò)過產(chǎn)品面市機(jī)會(huì)。
PlanAhead 軟件提供了一種解決方案
越來越多的客戶在賽靈思? PlanAhead? 設(shè)計(jì)分析工具提供的層次化設(shè)計(jì)方法學(xué)中找到解決方案。PlanAhead 軟件為 FPGA 設(shè)計(jì)流程增加了可視性和控制。通過解決物理方面(介于邏輯綜合和實(shí)現(xiàn)工藝之間)的問題,您可在您的設(shè)計(jì)結(jié)果中實(shí)現(xiàn)性能的提高。
雖然先進(jìn)的 FPGA 綜合產(chǎn)品為幾百萬門設(shè)計(jì)提供極高的自動(dòng)優(yōu)化水平,許多設(shè)計(jì)者仍需要具有更多啟發(fā)性的技術(shù),以達(dá)到最佳性能目標(biāo)。通過提供早期分析和布局規(guī)劃 (floorplanning)功能,PlanAhead 設(shè)計(jì)工具可以施加物理約束,以幫助控制設(shè)計(jì)的初始實(shí)現(xiàn)。實(shí)現(xiàn)后,PlanAhead 軟件可以分析布局和時(shí)序結(jié)果,以改進(jìn)用于完成設(shè)計(jì)的布局規(guī)劃。您可以使用來自導(dǎo)入結(jié)果的物理約束,在后續(xù)實(shí)現(xiàn)嘗試期間鎖定布局。這些約束可用于創(chuàng)建可重用 IP,連同鎖定布局,一同用于其它設(shè)計(jì)。
PlanAhead 設(shè)計(jì)方法提供了性能、生產(chǎn)力以及結(jié)果的可重復(fù)性。憑借其層次化設(shè)計(jì)流程,PlanAhead 軟件可讓您減少運(yùn)行 PAR 然后返回 RTL 與綜合的反復(fù)次數(shù)。相反,您可以分析設(shè)計(jì)并在實(shí)現(xiàn)之前解決物理方面的問題。
更少的時(shí)間,更快的結(jié)果
PlanAhead 用戶通常可以實(shí)現(xiàn) 10-15% 的性能提升,有些用戶甚至可以實(shí)現(xiàn)更高。此外,設(shè)計(jì)者還發(fā)現(xiàn)他們可以在一個(gè)緊湊的器件中額外加入 10% 的邏輯。更快的性能與更高的利用率的結(jié)合意味著可以使用更小更便宜的器件,或者以更低的速度等級(jí)實(shí)現(xiàn)設(shè)計(jì)目標(biāo)。
PlanAhead 設(shè)計(jì)工具可在縮短總設(shè)計(jì)時(shí)間的同時(shí),還在結(jié)果中增加一定的一致性水平。通過利用以前的布局規(guī)劃或增量設(shè)計(jì)技術(shù),您可以以更少的時(shí)間執(zhí)行設(shè)計(jì)反復(fù),實(shí)現(xiàn)可重復(fù)的結(jié)果。您還可以利用成功結(jié)果,將它們鎖定下來或在其它設(shè)計(jì)中重用。
解決真正棘手的性能問題所需要的絕不僅僅是增加新的菜單項(xiàng)或腳本能力。PlanAhead 軟件通過使用各種視圖(見圖 1)展示設(shè)計(jì)數(shù)據(jù),提供了一個(gè)完整的環(huán)境,使該層次化方法實(shí)現(xiàn)交互并易于使用。這些獨(dú)立的視圖可以相互結(jié)合使用,從而允許您快速識(shí)別和瀏覽關(guān)鍵設(shè)計(jì)對象和信息。
![使用 PlanAhead Design 工具提高設(shè)計(jì)性能](/uploads/allimg/171206/2755807-1G206113643625.png)
圖 1:PlanAhead 軟件提供了設(shè)計(jì)的不同視圖,以顯示物理層次、屬性、網(wǎng)表與約束、器件封閉引腳、原理圖及更多。
在傳統(tǒng)的扁平設(shè)計(jì)流程中,每個(gè)設(shè)計(jì)更改都意味著要對整個(gè)設(shè)計(jì)進(jìn)行重新綜合和重新實(shí)現(xiàn)。對于要在幾百萬門的器件上實(shí)現(xiàn)的復(fù)雜設(shè)計(jì)來說,即使是一個(gè)微小的更改也會(huì)導(dǎo)致長時(shí)間的令人無法接受的布局布線 (PAR) 運(yùn)行,其本身就常常導(dǎo)致不一致的結(jié)果,更不要說典型設(shè)計(jì)中從 RTL 到 PAR 的反復(fù)操作所導(dǎo)致的時(shí)間耗費(fèi)。
很少有設(shè)計(jì)團(tuán)隊(duì)能夠容忍在經(jīng)過比預(yù)期還要長時(shí)間的設(shè)計(jì)后仍得到出乎意料的低性能這樣的結(jié)果,更不要提隨之而來的挫折感和壓力。此外,這可能還意味著較低的FPGA利用率,甚至錯(cuò)過產(chǎn)品面市機(jī)會(huì)。
PlanAhead 軟件提供了一種解決方案
越來越多的客戶在賽靈思? PlanAhead? 設(shè)計(jì)分析工具提供的層次化設(shè)計(jì)方法學(xué)中找到解決方案。PlanAhead 軟件為 FPGA 設(shè)計(jì)流程增加了可視性和控制。通過解決物理方面(介于邏輯綜合和實(shí)現(xiàn)工藝之間)的問題,您可在您的設(shè)計(jì)結(jié)果中實(shí)現(xiàn)性能的提高。
雖然先進(jìn)的 FPGA 綜合產(chǎn)品為幾百萬門設(shè)計(jì)提供極高的自動(dòng)優(yōu)化水平,許多設(shè)計(jì)者仍需要具有更多啟發(fā)性的技術(shù),以達(dá)到最佳性能目標(biāo)。通過提供早期分析和布局規(guī)劃 (floorplanning)功能,PlanAhead 設(shè)計(jì)工具可以施加物理約束,以幫助控制設(shè)計(jì)的初始實(shí)現(xiàn)。實(shí)現(xiàn)后,PlanAhead 軟件可以分析布局和時(shí)序結(jié)果,以改進(jìn)用于完成設(shè)計(jì)的布局規(guī)劃。您可以使用來自導(dǎo)入結(jié)果的物理約束,在后續(xù)實(shí)現(xiàn)嘗試期間鎖定布局。這些約束可用于創(chuàng)建可重用 IP,連同鎖定布局,一同用于其它設(shè)計(jì)。
PlanAhead 設(shè)計(jì)方法提供了性能、生產(chǎn)力以及結(jié)果的可重復(fù)性。憑借其層次化設(shè)計(jì)流程,PlanAhead 軟件可讓您減少運(yùn)行 PAR 然后返回 RTL 與綜合的反復(fù)次數(shù)。相反,您可以分析設(shè)計(jì)并在實(shí)現(xiàn)之前解決物理方面的問題。
更少的時(shí)間,更快的結(jié)果
PlanAhead 用戶通常可以實(shí)現(xiàn) 10-15% 的性能提升,有些用戶甚至可以實(shí)現(xiàn)更高。此外,設(shè)計(jì)者還發(fā)現(xiàn)他們可以在一個(gè)緊湊的器件中額外加入 10% 的邏輯。更快的性能與更高的利用率的結(jié)合意味著可以使用更小更便宜的器件,或者以更低的速度等級(jí)實(shí)現(xiàn)設(shè)計(jì)目標(biāo)。
PlanAhead 設(shè)計(jì)工具可在縮短總設(shè)計(jì)時(shí)間的同時(shí),還在結(jié)果中增加一定的一致性水平。通過利用以前的布局規(guī)劃或增量設(shè)計(jì)技術(shù),您可以以更少的時(shí)間執(zhí)行設(shè)計(jì)反復(fù),實(shí)現(xiàn)可重復(fù)的結(jié)果。您還可以利用成功結(jié)果,將它們鎖定下來或在其它設(shè)計(jì)中重用。
解決真正棘手的性能問題所需要的絕不僅僅是增加新的菜單項(xiàng)或腳本能力。PlanAhead 軟件通過使用各種視圖(見圖 1)展示設(shè)計(jì)數(shù)據(jù),提供了一個(gè)完整的環(huán)境,使該層次化方法實(shí)現(xiàn)交互并易于使用。這些獨(dú)立的視圖可以相互結(jié)合使用,從而允許您快速識(shí)別和瀏覽關(guān)鍵設(shè)計(jì)對象和信息。
![使用 PlanAhead Design 工具提高設(shè)計(jì)性能](/uploads/allimg/171206/2755807-1G206113643625.png)
圖 1:PlanAhead 軟件提供了設(shè)計(jì)的不同視圖,以顯示物理層次、屬性、網(wǎng)表與約束、器件封閉引腳、原理圖及更多。
下載該資料的人也在下載
下載該資料的人還在閱讀
更多 >
- 計(jì)算機(jī)輔助雷達(dá)性能評(píng)估工具程序下載 11次下載
- 拼版工具 0次下載
- EDA工具CADENCE原理圖與PCB設(shè)計(jì)說明 58次下載
- 可提高重疊社區(qū)檢測性能的影響傳播模型 2次下載
- 液晶電視升級(jí)工具mboot使用及強(qiáng)制升級(jí)方法 13次下載
- 藍(lán)牙調(diào)試工具BTool v1.40.5資源下載 27次下載
- 16位CRC驗(yàn)證碼生成VI工具下載 55次下載
- 可提高降噪網(wǎng)絡(luò)性能的噪聲水平估計(jì)模型 13次下載
- EDA技術(shù)實(shí)用教程之EDA技術(shù)概述數(shù)字設(shè)計(jì)的流程及常用的EDA軟件工具介紹 45次下載
- 如何使用高性能工具包作為開發(fā)工具在目標(biāo)板上仿真和調(diào)試固件
- PlanAhead_UserGuide 13次下載
- Xilinx ISE Design Suite 12.4
- 用PlanAhead的必要設(shè)計(jì)——賽靈思培訓(xùn)課程 0次下載
- 可提高設(shè)計(jì)性能的HDL編程風(fēng)格與技巧
- ALLEGRO DESIGN WORKBENCH 0次下載
- 如何提高GPU性能 754次閱讀
- 如何提高處理器的性能 2605次閱讀
- 如何提高Simulink仿真性能呢?有哪些使用技巧? 1385次閱讀
- 使用Virtual Eval工具了解AD7124-4/8的時(shí)序性能 969次閱讀
- 如何提高電壓監(jiān)控器IC的性能 716次閱讀
- 如何應(yīng)用編碼標(biāo)準(zhǔn)和自動(dòng)化工具 提高代碼質(zhì)量 565次閱讀
- 固態(tài)電池設(shè)計(jì)與性能估算工具 1287次閱讀
- 推薦七個(gè)好用的、可提高工作效率的網(wǎng)站工具 2526次閱讀
- 新規(guī)劃PCI核查工具的使用方法和應(yīng)用事例 3142次閱讀
- 圖形界面介紹:GUI上的按鍵是Design Browser 3596次閱讀
- 怎么樣才能提高敏感器件的抗干擾性能 2916次閱讀
- 提高48V 配電性能 545次閱讀
- Virtex5 FPGA在ISE + Planahead上部分可重構(gòu)功能的流程和技術(shù)要點(diǎn) 3878次閱讀
- Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載36:Spartan 1951次閱讀
- 如何使用PlanAhead/Adept加速管腳排布 1874次閱讀
下載排行
本周
- 1電子電路原理第七版PDF電子教材免費(fèi)下載
- 0.00 MB | 1491次下載 | 免費(fèi)
- 2單片機(jī)典型實(shí)例介紹
- 18.19 MB | 95次下載 | 1 積分
- 3S7-200PLC編程實(shí)例詳細(xì)資料
- 1.17 MB | 27次下載 | 1 積分
- 4筆記本電腦主板的元件識(shí)別和講解說明
- 4.28 MB | 18次下載 | 4 積分
- 5開關(guān)電源原理及各功能電路詳解
- 0.38 MB | 11次下載 | 免費(fèi)
- 6100W短波放大電路圖
- 0.05 MB | 4次下載 | 3 積分
- 7基于單片機(jī)和 SG3525的程控開關(guān)電源設(shè)計(jì)
- 0.23 MB | 4次下載 | 免費(fèi)
- 8基于AT89C2051/4051單片機(jī)編程器的實(shí)驗(yàn)
- 0.11 MB | 4次下載 | 免費(fèi)
本月
- 1OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234313次下載 | 免費(fèi)
- 2PADS 9.0 2009最新版 -下載
- 0.00 MB | 66304次下載 | 免費(fèi)
- 3protel99下載protel99軟件下載(中文版)
- 0.00 MB | 51209次下載 | 免費(fèi)
- 4LabView 8.0 專業(yè)版下載 (3CD完整版)
- 0.00 MB | 51043次下載 | 免費(fèi)
- 5555集成電路應(yīng)用800例(新編版)
- 0.00 MB | 33562次下載 | 免費(fèi)
- 6接口電路圖大全
- 未知 | 30320次下載 | 免費(fèi)
- 7Multisim 10下載Multisim 10 中文版
- 0.00 MB | 28588次下載 | 免費(fèi)
- 8開關(guān)電源設(shè)計(jì)實(shí)例指南
- 未知 | 21539次下載 | 免費(fèi)
總榜
- 1matlab軟件下載入口
- 未知 | 935053次下載 | 免費(fèi)
- 2protel99se軟件下載(可英文版轉(zhuǎn)中文版)
- 78.1 MB | 537793次下載 | 免費(fèi)
- 3MATLAB 7.1 下載 (含軟件介紹)
- 未知 | 420026次下載 | 免費(fèi)
- 4OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234313次下載 | 免費(fèi)
- 5Altium DXP2002下載入口
- 未知 | 233046次下載 | 免費(fèi)
- 6電路仿真軟件multisim 10.0免費(fèi)下載
- 340992 | 191183次下載 | 免費(fèi)
- 7十天學(xué)會(huì)AVR單片機(jī)與C語言視頻教程 下載
- 158M | 183277次下載 | 免費(fèi)
- 8proe5.0野火版下載(中文版免費(fèi)下載)
- 未知 | 138039次下載 | 免費(fèi)
評(píng)論