如何避免在DSP 系統中出現噪聲和EMI 問題
關鍵詞：噪聲 dsp 數字電路
摘要：在任何高速數字電路設計中，處理噪聲和電磁干擾(EMI)都是一個必然的挑戰。
處理音視頻和通信信號的數字信號處理(DSP)系統特別容易遭受這些干擾，設計時
應該及早搞清楚潛在的噪聲和干擾源，并及早采取措施將這些干擾降到最小。良好
的規劃將減少調試階段中的大量時間和工作的反復，從而會節省總的設計時間和成
本。
在任何高速數字電路設計中，處理噪聲和電磁干擾(EMI)都是一個必然的挑戰。處理
音視頻和通信信號的數字信號處理(DSP)系統特別容易遭受這些干擾，設計時應該
及早搞清楚潛在的噪聲和干擾源，并及早采取措施將這些干擾降到最小。良好的規
劃將減少調試階段中的大量時間和工作的反復，從而會節省總的設計時間和成本。
如今，最快的DSP 的內部時鐘速率高達數千兆赫，而發射和接收信號的頻率高達幾
百兆赫。這些高速開關信號將會產生大量的噪聲和干擾，將影響系統性能并產生電
平很高的EMI。而DSP 系統也變得更加復雜，比如具有音視頻接口、LCD 和無線
通信功能，以太網和USB 控制器、電源、振蕩器、驅動控制以及其他各種電路，所
有這些都將產生噪聲，也都會受到相鄰元器件的影響。音視頻系統中特別容易產生
這些問題，因為噪聲會引起敏感的模擬性能的下降，而對于離散的數據來說卻不明
顯。
至關重要的是從設計的一開始就著手解決噪聲和干擾問題。許多設計第一次都沒有
通過聯邦通信委員會(FCC)的電磁兼容測試。如果在早期的設計中在低噪聲和低干
擾設計方法上花費一些時間，就會減少后續階段的重新設計成本和產品的上市時間
的延遲。因此，從設計的一開始，開發工程師就應該著眼于：
1. 選用在動態負載條件下具有低開關噪聲的電源；
2. 將高速信號線間的串擾降到最小；
3. 高頻和低頻退耦；
4. 具有最小傳輸線效應的優良的信號完整性；
如果實現了這些目標，開發工程師就能有效避免噪聲和EMI 方面的缺陷。