2014年1月24號,北京——Altera公司(Nasdaq: ALTR)今天宣布,開始提供多種JESD204B解決方案,設計用于在使用了最新JEDEC JESD204B標準的系統中簡化Altera FPGA和高速數據轉換器的集成。很多應用都使用了這一接口標準,包括雷達、無線射頻前端、醫療成像設備、軟件無線電,以及工業應用等。Altera的JESD204B解決方案包括工業最新數據轉換器的知識產權(IP)內核、參考設計、開發板和互操作性報告等。可以通過在線資源中心獲得這些非常全面的JESD204B資源,用戶利用這些資源可以馬上開始基于JESD204B的串行接口的開發工作,而設計人員能夠靈活的選擇最符合系統功耗和性能需求的FPGA和數據轉換器。
JESD204B是高速串行接口標準,采用FPGA和模數轉換器(ADC)以及數模轉換器(DAC)時,極大的簡化了電路板設計。Altera與主要的數據轉換器供應商進行了器件互操作性驗證,包括,模擬器件公司,以及德州儀器公司(TI),并主動與很多其他數據轉換器公司進行互操作性驗證,從而擴展了產品供應。Altera提供的JESD204B解決方案支持其最新的28 nm產品,包括高性能Stratix? V FPGA;中端Arria? V FPGA和SoC;低功耗、低成本Cyclone? V FPGA和SoC。
Altera 公司軟件及IP市場總監Alex Grbic評論說:“我們與業界領先的合作伙伴密切協作,為FPGA行業交付最全面的JESD204B產品。我們提供經過驗證的器件互操作性報告、成熟可靠的IP,以及多種參考設計和開發套件,客戶能夠迅速評估基于JESD204B的串行接口,并集成到他們的設計中。”
Altera是唯一提供JESD204B IP的FPGA供應商,這樣,可以從單一來源實現物理層、數據鏈路層和傳送層。IP符合最新的JESD204B標準,可工作在12.5 Gbps。
Altera JESD204B資源中心
Altera在網站上設置了一個JESD204B資源中心,簡化了對業界領先供應商提供的數據轉換器的評估和選擇。通過這一資源中心,客戶可以找到關于Altera JESD204B解決方案的很多信息,下載并評估JESD204B IP,查看器件互操作性報告和特征報告,還可以下載參考設計。也可以在Altera JESD204B資源中心觀看演示視頻,詳細介紹了在幾種系統中使用的硬件,以及怎樣進行設置。Altera提供免費的技術培訓課程,幫助設計人員通過Altera高速串行IO和相關的軟件工具來熟悉相關工作。
價格和供貨信息
現在可以提供Altera的JESD204B解決方案,包括經過全面測試的成熟可靠的IP、參考設計和開發套件等。可以網上下載JESD204B IP,進行免費試用。關于其他信息和價格,讀者可以聯系當地的Altera銷售代表。
Altera簡介
Altera?的可編程解決方案幫助電子系統設計人員快速高效地實現創新,突出產品優勢,贏得市場競爭。Altera提供FPGA、SoC、CPLD和ASIC,以及電源管理等互補技術,為全世界的客戶提供高價值解決方案。
?
JESD204B解決方案 簡化FPGA和高速數據轉換器的集成
- FPGA(591965)
- Altera(153201)
- 數據轉換器(27768)
相關推薦
如何實現JESD204B時鐘方案最大性能
在一篇以前的文章中,Timothy T.曾談到JESD204B接口標準(該標準越來越受歡迎,因為它能在高速數據采集系統里簡化設計)的時鐘要求。在本文中,筆者將談論抖動合成器與清除器的不同系統參考信號
2018-05-14 08:48:18
9731
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com/web1/M00/50/93/o4YBAFr43GGATLktAAGGzJQztLY495.png)
寬帶數據轉換器應用的JESD204B與串行LVDS接口考量
開發串行接口業界標準JESD204A/JESD204B的目的在于解決以高效省錢的方式互連最新寬帶數據轉換器與其他系統IC的問題。
2021-11-01 11:24:16
5783
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com/web2/M00/1A/C3/pYYBAGF_Xm6ACiURAAGbE3laTfs762.png)
5G無線測試儀高通道數JESD204B時鐘生成參考設計
JESD204B 同步時鐘。此設計可提供多通道 JESD204B 時鐘,采用 TI LMK04828 時鐘抖動清除器和帶有集成式 VCO 的 LMX2594 寬帶 PLL,能夠實現低于 10ps 的時鐘間偏差。此
2018-10-15 15:09:38
66AK2L06 JESD實現與寬帶ADC和DAC的連接包括BOM及原理圖
描述此參考設計適用于目前使用 FPGA 或 ASIC 連接到高速數據轉換器、需要在縮短上市時間的同時提高性能并顯著降低成本、功耗和尺寸的開發人員,其中包含集成了 JESD204B 接口和數
2018-09-19 09:03:22
FPGA高速數據采集設計之JESD204B接口應用場景
、什么是JESD204B協議該標準描述的是轉換器與其所連接的器件(一般為FPGA和ASIC)之間的數GB級串行數據鏈路,實質上,具有高速并串轉換的作用。2、使用JESD204B接口的原因a.不用再使用數據接口時鐘
2019-12-04 10:11:26
FPGA高速數據采集設計之JESD204B接口應用場景
與更低的封裝成本:JESD204B不僅采用8b10b編碼技術串行打包數據,而且還有助于支持高達12.5Gbps的數據速率。顯著減少數據轉換器和FPGA上所需的引腳數,從而可幫助縮小封裝尺寸,降低封裝
2019-12-03 17:32:13
JESD204C的標準和新變化
數據轉換器和邏輯器件之間的高速串行 鏈路。該標準B版于2011年發布,串行鏈路數據速率提高至 12.5 Gbps,并確保了從一個供電周期到下一個供電周期有確定 性延遲,同時滿足當時基于轉換器
2021-01-01 07:44:26
JESD204接口簡介
數模轉換器(DAC);本文將集中探討其在模數轉換器中的應用。JESD204(2006)2006年4月, JESD204最初版本發布。該版本描述了轉換器和接收器(通常是FPGA或ASIC)之間數Gb的串行數據
2019-05-29 05:00:03
JESD204標準解析
500MSPS以下的轉換器。除了確定延遲,JESD204B支持的通道數據速率上升到12.5Gbps,并將設備劃分為三個不同的速度等級:所有三個速度等級的源阻抗和負載阻抗相同,均定義為100 ?±20%。第一
2019-06-17 05:00:08
JESD204B 串行鏈路的均衡器優化
`描述采用均衡技術可以有效地補償數據轉換器的 JESD204B 高速串行接口中的信道損耗。此參考設計采用了 ADC16DX370 雙 16 位 370 MSPS 模數轉換器 (ADC),該轉換器利用
2015-05-11 10:40:44
JESD204B轉換器的確定性延遲解密
處理模塊之間的任何延遲失配都會使性能下降。對 于交錯式處理而言,樣本對齊同樣是必需的;在交錯式處 理時,一個轉換器樣本后緊跟另一個樣本,且時間僅為一 個時鐘周期中的一小部分。JESD204B第三代高速串行
2018-10-15 10:40:45
JESD204B中的確定延遲到底是什么? 它是否就是轉換器的總延遲?
什么是8b/10b編碼,為什么JESD204B接口需使用這種編碼?怎么消除影響JESD204B鏈路傳輸的因素?JESD204B中的確定延遲到底是什么? 它是否就是轉換器的總延遲?JESD204B如何使用結束位?結束位存在的意義是什么?如何計算轉換器的通道速率?什么是應用層,它能做什么?
2021-04-13 06:39:06
JESD204B串行接口時鐘的優勢
的JESD204IPCore 在他們的軟件里,從而簡化了邏輯的設計。1.2 JESD204B 時鐘的需求 盡管JESD204B 也有不同的版本,但越來越多的廠商選擇Subclass1,因此市面上絕大多數的數模轉換器
2019-06-19 05:00:06
JESD204B協議介紹
在使用我們的最新模數轉換器 (ADC) 和數模轉換器 (DAC) 設計系統時,我已知道了很多有關 JESD204B 接口標準的信息,這些器件使用該協議與 FPGA 通信。此外,我還在 E2E 上的該
2022-11-21 07:02:17
JESD204B協議有什么特點?
在使用最新模數轉換器 (ADC) 和數模轉換器 (DAC) 設計系統時,我已知道了很多有關 JESD204B 接口標準的信息,這些器件使用該協議與 FPGA 通信。那么在解決 ADC 至 FPGA
2021-04-06 06:53:56
JESD204B接口標準信息理解
的簡單介紹能幫助您緩解這種不適。您是否希望進一步了解 JESD204B 的優勢?我在這里列出了一些其它資源:向 JESD204B 過渡時您需要知道些什么(白皮書)JESD204B:適合你嗎(博客文章)高速數據轉換器中的 JESD204B 與 LVDS(博客文章)更多 JESD204B 博客文章
2018-09-13 14:21:49
JESD204B的優勢
的是 JESD204B 接口將如何簡化設計流程。與 LVDS 及 CMOS 接口相比,JESD204B 數據轉換器串行接口標準可提供一些顯著的優勢,包括更簡單的布局以及更少的引腳數。因此它能獲得工程師
2022-11-23 06:35:43
JESD204B的常見疑問解答
FIFO方案,則無法正常工作。
該問題的一種解決方案是讓雙通道轉換器使用多點鏈路JESD204B接口,其中每個轉換器都使用各自獨立的串行鏈路輸出。然后便可針對每個ADC使用非相干時鐘,且每個串行鏈路
2024-01-03 06:35:04
JESD204B的系統級優勢
FPGA 協作。他們特別感興趣的是 JESD204B 接口將如何簡化設計流程。與 LVDS 及 CMOS 接口相比,JESD204B 數據轉換器串行接口標準可提供一些顯著的優勢,包括更簡單的布局以及更少
2018-09-18 11:29:29
jesd204b
我最近嘗試用arria 10 soc實現與ad9680之間的jesd204B協議,看了很多資料,卻依然感覺無從下手,不知道哪位大神設計過此協議,希望可以請教一番,在此先謝過。
2017-12-13 12:47:27
jesd204b ip核支持的線速率
因實際需求,本人想使用JESD204b的ip核接收ADC發送過來的數據,ADC發送的數據鏈路速率是15gbps, 廠家說屬于204b標準。我看到jesd204b的ip核標準最大是12.5gbps,但是支持的支持高達16.375 Gb/s的非標準線速率。請問我可以使用這個IP核接收ADC的數據嗎?
2020-08-12 09:36:39
數據轉換器串行接口JEDEC標準十問十答
。這樣,兩個ADC之間便有可能產生采樣相位差,甚至每個ADC單獨以相互不相干的頻率進行采樣。在后一種情況中,單個JESD204B鏈路上存在來自所有兩個轉換器的數據,若不采用復雜的后端FIFO方案,則無
2018-12-10 09:44:59
高速數據轉換器與基帶處理器連接的寬帶接收器系統設計
特色信號處理器易于通過 JESD204B 集成到數據轉換器當連接至 ADC32RF80 時,可用帶寬為兩個 75MHz 通道或單個 100MHz 通道適用于濾波、下采樣或上采樣的 DFE 處理:用于
2018-09-20 09:07:06
AD9683的引腳如何與zynq 7015芯片中的JESD204 ip核端口對應相連?
目前,我在設計中想使用ZYNQ 7015系列的FPGA,利用JESD204 IP核接收A/D轉換器AD9683轉換完成后的數據。但是JESD204 IP核的端口很多,我不知道應該如何將AD9683
2023-12-15 07:14:52
一文讀懂JESD204B標準系統
JESD204B到底是什么呢?是什么導致了JESD204B標準的出現?什么是JESD204B標準?為什么關注JESD204B接口?
2021-05-24 06:36:13
兩個轉換器同步方法和整合多個轉換器
校正時序不匹配;另外一種使用通常稱為時間戳的方法。記住,這兩種方法都是AD9625設計部分的JESD204B子類1的特性。在本文中,時間戳方法將是重點,因為無需測量每個轉換器到每個FPGA的時間延遲
2018-09-03 14:48:59
串行LVDS和JESD204B的對比
時鐘成為可能。總結JESD204B工業串行接口標準降低了高速數據轉換器和FPGA以及其他器件之間的數字輸入和輸出通道數。更少的互連可以簡化布局布線并讓設計出更小的尺寸成為可能(見圖4)。這些優勢對很多高速
2019-05-29 05:00:04
以JESD204B subclass1來討論時鐘的時序需要以及TI時鐘芯片方案的實現
JESD204B就顯得極其重要。下圖是典型的JESD204B系統的系統連接: Device Clock是器件工作的主時鐘,一般在數模轉換器里為其采樣時鐘或者整數倍頻的時鐘,其協議本身的幀和多幀的時鐘
2019-12-17 11:25:21
在Xilinx FPGA上快速實現JESD204B
具有可重復的確定性延遲。隨著轉換器的速度和分辨率不斷提升,JESD204B接口在ADI高速轉換器和集成RF收發器中也變得更為常見。此外,FPGA和ASIC中靈活的串行器/解串器(SERDES)設計正逐步
2018-10-16 06:02:44
基于高速串行數字技術的JESD204B鏈路延時設計
描述JESD204B 鏈路是數據轉換器數字接口的最新趨勢。這些鏈路利用高速串行數字技術提供很大的益處(包括增大的信道密度)。此參考設計解決了其中一個采用新接口的挑戰:理解并設計鏈路延遲。一個示例實現
2018-11-21 16:51:43
如何讓JESD204B在FPGA上工作?FPGA對于JESD204B需要多少速度?
和DAC不能通過這些高速串行接口進行配置,就是說FPGA與轉換器無法與任何常用標準接口,利用高串行-解串(SERDES)帶寬。新型轉換器與JESD204B之類的FPGA接口較為復雜,如何讓JESD204B在FPGA上工作?FPGA對于JESD204B需要多少速度?
2021-04-06 09:46:23
如何采用系統參考模式設計JESD204B時鐘
LMK04821系列器件為該話題提供了很好的范例研究素材,因為它們是高性能的雙環路抖動清除器,可在具有器件和SYSREF時鐘的子類1時鐘方案里驅動多達七個JESD204B轉換器或邏輯器件。圖1是典型
2022-11-18 06:36:26
寬帶數據轉換器應用的JESD204B與串行LVDS接口考量
of this significant interfacing breakthrough. JESD204B工業串行接口標準降低了高速數據轉換器和FPGA以及其他器件之間的數字輸入和輸出通道數。更少的互連可以簡化布局
2021-11-03 07:00:00
小說 JESD
ADC的JESD接口,這部分相對較復雜。其主要負責將AD轉換完的數據通過AD的一組高速串行總線傳輸到FPGA等。然而對于JESD接口需要有很多的配置,這些配置根據ADC的采樣率,JESD幀大小以及時鐘進行
2017-08-09 20:33:19
帶JESD204B輸出的14位170Msps雙通道ADC
DC1974A-C,LTC2122演示板,14位,170Msps雙通道ADC,帶JESD204B輸出。演示電路1974A-C支持具有符合JESD204B標準的CML輸出的LTC2122,14位雙
2019-06-20 08:05:16
時序至關重要:怎么提高JESD204B時鐘方案的性能
是高性能的雙環路抖動清除器,可在具有器件和SYSREF時鐘的子類1時鐘方案里驅動多達七個JESD204B轉換器或邏輯器件。圖1是典型JESD204B系統(以LMK04821系列器件作為時鐘解決方案)的高級
2018-09-06 15:10:52
構建JESD204B鏈路的步驟
的信號鏈頻率計劃確定 JESD204B 鏈路參數》。《轉換至 JESD204B 時您需要知道什么》(白皮書)《JESD204B:適合您嗎?》(博客文章)《高速數據轉換器中的 JESD204B 與 LVDS》(博客文章)閱讀更多 JESD204B 博客
2018-09-13 09:55:26
構建JESD204B鏈路的步驟
連接,如圖 1 所示。請注意圖中箭頭表示信號方向。圖 1 — JESD204B TX 至 RX 鏈路的信號連接從 TX (tx_dataout) 到 RX 的信號是包含數據鏈路的串行解串器信道信號。這些
2022-11-21 07:18:42
淺析高速轉換器轉FPGA串行接口
可簡化 PCB 布局,加快原型開發,使產品更快上市。 AD9250 轉換器的 JESD204B 串行接口將每個 IC 所需高速差分輸出數據路徑的數目從多達28個減至2個。每個上電周期以及經過鏈路重新同步
2018-12-25 09:27:33
用于AD9680-LF1000 14位,1000 MSPS JESD204B雙通道模數轉換器的評估板
AD9680-LF1000EBZ,用于AD9680-LF1000 14位,1000 MSPS JESD204B,雙通道模數轉換器的評估板。該參考設計提供了在各種模式和配置下運行ADC所需的所有支持
2019-03-28 07:21:47
請問AD9683的引腳如何與zynq 7015芯片中的 JESD204 ip核端口對應相連?
。目前,我在設計中想使用ZYNQ 7015系列的FPGA,利用JESD204 IP核接收A/D轉換器AD9683轉換完成后的數據。但是JESD204 IP核的端口很多,我不知道應該如何將AD9683
2018-09-05 11:45:31
通過同步多個JESD204B ADC實現發射器定位參考設計
探討如何同步多個帶JESD204B 接口的模數轉換器 (ADC) 以便確保從 ADC 采樣的數據在相位上一致。特性同步 2 個采樣頻率為 3.072GHz 的千兆采樣 ADC系統可擴展到超過 2 個
2022-09-19 07:58:07
高通道數JESD204B菊鏈可擴展時鐘解決方案
描述高速多通道應用需要低噪聲、可擴展且可進行精確通道間偏斜調節的時鐘解決方案,以實現最佳系統 SNR、SFDR 和 ENOB。此參考設計支持在菊鏈配置中增加 JESD204B 同步時鐘。此設計可提供
2018-12-28 11:54:19
ADI公司和Xilinx聯手實現JEDEC JESD204B互操作性
JESD204 LogiCORE? IP和ADI AD9250模數高速數據轉換器之間的JESD204B實現互操作。實現邏輯和數據轉換器器件之間的JESD204B互操作性,是促進該新技術廣泛運用的一個重大里程碑。
2013-10-09 11:10:34
1956
![](https://skin.elecfans.com/images/2021-soft/eye.png)
JESD204B FPGA調試軟件加快高速設計速度
全球領先的高性能信號處理解決方案供應商ADI今天發布了一款基于FPGA的參考設計及配套軟件和HDL代碼,該參考設計可降低集成JESD204B兼容轉換器的高速系統的設計風險。該軟件為JESD204B
2013-10-17 16:35:20
909
![](https://skin.elecfans.com/images/2021-soft/eye.png)
JESD204B協議概述
在使用我們的最新模數轉換器 (ADC) 和數模轉換器 (DAC) 設計系統時,我已知道了很多有關 JESD204B 接口標準的信息,這些器件使用該協議與 FPGA 通信。此外,我還在 E2E
2017-04-08 04:48:17
2131
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file1.elecfans.com//web2/M00/A6/B6/wKgZomUMP92AFD_7AAAc-tQj0xQ122.png)
在Xilinx FPGA上快速實現 JESD204B
。隨著轉換器的速度和分辨率不斷提升,JESD204B接口在ADI高速轉換器和集成RF收發器中也變得更為常見。
2017-04-12 10:22:11
14645
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file1.elecfans.com//web2/M00/A6/B6/wKgZomUMP-GAfBmbAAAcsdjGvaI258.png)
基于JESD204B高速數據傳輸協議 通過DDC魔法乘以ADC的虛擬通道數
JESD204B是一種高速數據傳輸協議,采用8位/10位編碼和加擾技術,旨在確保足夠的信號完整性。針對JESD204B標準,總吞吐量變為在此設置中,由于AD9250中沒有其他數字處理任務,所以JESD204B鏈路(JESD204B發射器)一目了然。
2017-09-08 11:36:03
39
![](https://skin.elecfans.com/images/2021-soft/load.png)
JESD204B SystemC module 設計簡介(一)
和RTL代碼的編寫。設計以最新的版本JESD204B.01(July 2011)為參考,設計根據數據流的傳輸分為傳輸層、數據鏈路層、物理成進行代碼的編寫,其中JESD204B的模擬特性在本設計中因為無法實現,所以并沒有做過多的描述,具體的模擬的細節可以參考有JEDEC發布的標準協議。
2017-11-17 09:36:56
3002
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file1.elecfans.com//web2/M00/A6/E9/wKgZomUMQTaAGi9HAAA3rv3fgCY712.png)
如何在Xilinx FPGA上快速實現JESD204B?操作步驟詳細說明
轉換器的速度和分辨率不斷提升,JESD204B接口在ADI高速轉換器和集成RF收發器中也變得更為常見。此外,FPGA和ASIC中靈活的串行器/解串器(SERDES)設計正逐步取代連接轉換器的傳統并行LVDS/CMOS接口,并用來實現 JESD204B物理層。
2017-11-17 14:44:16
6591
![](https://skin.elecfans.com/images/2021-soft/eye.png)
關于JESD204B轉換器與FPGA匹配的設計關鍵點
隨著更多的模數轉換器(ADC)和數模轉換器(DAC)支持最新的JESD204B串行接口標準,出現了FPGA與這些模擬產品的最佳接口方式問題。FPGA供應商多年來一直支持千兆串行/解串(SERDES
2017-11-18 01:48:02
1277
![](https://skin.elecfans.com/images/2021-soft/eye.png)
JESD204B標準及演進歷程
在從事高速數據擷取設計時使用FPGA的人大概都聽過新JEDEC標準「JESD204B」的名號。近期許多工程師均聯絡德州儀器,希望進一步了解 JESD204B 接口,包括與FPGA如何互動、JESD204B如何讓他們的設計更容易執行等。本文介紹 JESD204B標準演進,以及對系統設計工程師有何影響。
2017-11-18 02:57:01
13942
![](https://skin.elecfans.com/images/2021-soft/eye.png)
FPGA 的高速數據采集設計之JESD204B部分詳解
的是 JESD204B 接口將如何簡化設計流程。 與 LVDS 及 CMOS 接口相比,JESD204B 數據轉換器串行接口標準可提供一些顯著的優勢,包括更簡單的布局以及更少的引腳數。因此它能獲得工程師的青睞和關注也就不足為奇了,它具備如下系統級優勢: 更小的封裝尺寸與更低的封裝成本。
2017-11-18 08:36:01
3155
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file1.elecfans.com//web2/M00/A6/EB/wKgZomUMQUWAWI_qAAARflX9K_g482.jpg)
針對高速數據轉換器的最新高速JESD204B標準帶來了驗證挑戰
JESD204B是最新的12.5 Gb/s高速、高分辨率數據轉換器串行接口標準。轉換器制造商的相關產品已進入市場,并且支持JESD204B標準的產品預計會在不久的將來大量面世。JESD204B接口
2017-11-18 18:57:16
2789
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file1.elecfans.com//web2/M00/A6/EC/wKgZomUMQUmAd5YRAAB1DLjVkh0275.png)
基于FPGA連接的JESD204B高速串行鏈路設計需要考慮的基本硬件及時序問題詳解
與賽靈思FPGA連接的數據轉換器正迅速采用全新JESD204B高速串行鏈路。要使用該接口格式及協議,設計必須考慮一些基本硬件及時序問題。
2018-07-19 13:51:00
5434
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file1.elecfans.com//web2/M00/A6/F0/wKgZomUMQVuALNG6AAAWug5n1qg835.jpg)
ADI的FPGA夾層FMC176簡化了高速數據轉換器到FPGA的連接
Analog Devices, Inc. ( ADI)推出一款FPGA夾層卡(FMC) FMC176,該器件結合了JEDEC JESD204B SerDes(串行器/解串器)技術,使數字和模擬設計人員得以簡化高速數據轉換器到FPGA的連接。
2018-10-01 11:03:00
1209
![](https://skin.elecfans.com/images/2021-soft/eye.png)
實現JESD204B A/D轉換器至FPGA設計的方法和技巧(3.3)
來自ADI公司和Xilinx公司的專家齊聚一堂,共同展示兩種JESD204B A/D轉換器至FPGA設計,同時介紹其實現技巧。
2019-07-03 06:14:00
1959
![](https://skin.elecfans.com/images/2021-soft/eye.png)
JESD204B在A/D轉換器到FPGA設計中的作用(3.2)
來自ADI公司和Xilinx公司的專家齊聚一堂,共同講解JESD204B介面標準的重要性,同時介紹它在A/D轉換器到FPGA設計中的作用。
2019-07-03 06:13:00
1291
![](https://skin.elecfans.com/images/2021-soft/eye.png)
使用JESD204B兼容型AD9250 A/D轉換器進行快速原型開發
使用JESD204B兼容型AD9250 A/D轉換器進行快速原型開發。 這款器件隨FMC板提供,同時提供在線軟件和支持,是利用ADI的JESD204B數據轉換器連接Xilinx Kintex和Virtex FPGA的一種更快、更簡單的方式。
2019-06-25 06:16:00
2134
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com/web1/M00/8E/D5/pIYBAFy1o82AG2uJAAA10px8rsk257.jpg)
兩種JESD204B A/D轉換器轉FPGA設置與實現技巧
來自ADI公司和Xilinx公司的專家共同展示兩種JESD204B A/D轉換器轉FPGA設置,同時介紹其實現技巧。
2019-06-21 06:01:00
2084
![](https://skin.elecfans.com/images/2021-soft/eye.png)
AD9683:14位、170 MSPS/250 MSPS、JESD204B模數轉換器
AD9683:14位、170 MSPS/250 MSPS、JESD204B模數轉換器
2021-03-19 09:16:10
9
![](https://skin.elecfans.com/images/2021-soft/load.png)
AD9689:14位,2.0 GSPS/2.6 GSPS,JESD204B,雙模擬到數字轉換器數據Sheet
AD9689:14位,2.0 GSPS/2.6 GSPS,JESD204B,雙模擬到數字轉換器數據Sheet
2021-04-21 19:01:52
17
![](https://skin.elecfans.com/images/2021-soft/load.png)
AD9697:14位,1300 MSPS,JESD204B,模擬到數字轉換器數據Sheet
AD9697:14位,1300 MSPS,JESD204B,模擬到數字轉換器數據Sheet
2021-05-13 09:18:42
5
![](https://skin.elecfans.com/images/2021-soft/load.png)
AD9213:12位,6 GSPS/10.25 GSPS,JESD204B,RF模擬到數字轉換器數據Sheet
AD9213:12位,6 GSPS/10.25 GSPS,JESD204B,RF模擬到數字轉換器數據Sheet
2021-05-17 19:23:17
6
![](https://skin.elecfans.com/images/2021-soft/load.png)
AD9250:14位、170 MSPS/250 MSPS、JESD204B、雙模數轉換器數據表
AD9250:14位、170 MSPS/250 MSPS、JESD204B、雙模數轉換器數據表
2021-05-25 08:21:22
9
![](https://skin.elecfans.com/images/2021-soft/load.png)
JESD204B是否真的適合你
它如何同 FPGA 協作。他們特別感興趣的是 JESD204B 接口將如何簡化設計流程。
與 LVDS 及 CMOS 接口相比,JESD204B 數據轉換器串行接口標準可提供一些顯著的優勢,包括更簡單
2021-11-10 09:43:33
528
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com/web2/M00/1C/42/pYYBAGGKcP6ADQJ9AADKFWzAqk8537.jpg)
JESD204B與串行LVDS接口在寬帶數據轉換器應用中的考慮因素
JESD204A/JESD204B串行接口行業標準旨在解決以高效和節省成本的方式將最新的寬帶數據轉換器與其他系統IC互連的問題。其動機是標準化接口,通過使用可擴展的高速串行接口,減少數據轉換器與其他設備(如現場可編程門陣列(FGPA)和片上系統(SoC))設備)之間的數字輸入/輸出數量。
2022-12-21 14:44:20
966
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com//web2/M00/85/0F/poYBAGOiq0aANlsOAACIMrHJXVk244.jpg)
JESD204B學習手冊
JESD204B接口一般用在高速的AD和DA芯片上,用于傳輸采集到的數據。該接口相比LVDS可以減少大量的IO管腳,所以正在逐步取代LVDS接口(引用wp446-jesd204b.pdf)。
2022-12-22 09:45:18
1771
![](https://skin.elecfans.com/images/2021-soft/eye.png)
在賽靈思FPGA上快速實現JESD204B
JESD204是一款高速串行接口,用于將數據轉換器(ADC和DAC)連接到邏輯器件。該標準的修訂版B支持高達12.5 Gbps的串行數據速率,并確保JESD204鏈路上的可重復確定性延遲。隨著轉換器速度和分辨率的不斷提高,JESD204B接口在ADI公司的高速轉換器和集成RF收發器中變得越來越普遍。
2023-01-09 16:41:38
2968
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com//web2/M00/89/A5/poYBAGO700SAB00aAABAebdWDu8313.png)
JESD204B是FPGA中的新流行語嗎
JESD204B規范是JEDEC標準發布的較新版本,適用于數據轉換器和邏輯器件。如果您正在使用FPGA進行高速數據采集設計,您會聽到新的流行詞“JESD204B”。與LVDS和CMOS接口相比,這一較新的版本具有顯著的優勢,因為它包括更簡單的布局和更少的引腳數。
2023-05-26 14:49:31
361
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com/web2/M00/A7/CE/poYBAGRwVmOAZLqcAAA4uoYj4d4653.png)
AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet
電子發燒友網為你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相關產品參數、數據手冊,更有AD9207
2023-10-16 19:02:55
![](http://www.solar-ruike.com.cn/uploads/190218/2927106-1Z21P94211255.png)
評論