為加速芯片和電子系統創新而提供軟件、知識產權（IP）及服務的全球性領先供應商新思科技公司（Synopsys， Inc.，納斯達克股票市場代碼：SNPS）日前宣布：推出其名為“IP Accelerated”的IP加速計劃，以幫助設計師顯著地減少在其系統級芯片（SoC）中集成IP所需的時間和工作量。該計劃擴展了Synopsys已有的、多樣化的、已流片驗證過的DesignWare? IP產品組合，增加了全新的IP Prototyping Kits原型設計套件、IP Virtual Development Kits虛擬原型開發套件和定制化IP子系統，加速了原型設計、軟件開發以及將IP集成到SoC中。通過IP Accelerated加速計劃，Synopsys超越了傳統IP供應商的范疇，重新定義了客戶可從其IP供應商處所期待得到的產品與服務，以幫助設計師通過更省力、更低風險以及更短上市時間的方式成功地實現IP集成。

　　隨著SoC硬件和軟件越來越復雜，開發人員對IP供應商的需求也越來越多，以幫助他們滿足其項目計劃。僅憑傳統的IP單元塊已經不足以應對日益增長的SoC設計和集成挑戰。設計師需要一種可以簡化IP配置和整個SoC集成的、同時加速其軟件開發工作的解決方案。Synopsys IP Accelerated計劃提供的解決方案可以幫助設計師應對在IP實現、軟件開發和IP集成過程中的挑戰。

　　“由于設計復雜度不斷提高、設計成本逐漸上升以及上市時間日趨縮短，預計從2012年到2018年間，第三方IP的使用量將增加一倍以上，”Semico Research公司ASIC和SoC的高級市場分析師Richard Wawrzyniak表示：“像Synopsys一樣，越來越多的公司開始轉向第三方IP供應商，以便為客戶提供諸如IP Accelerated加速計劃這樣的全面解決方案，以縮減開發成本、降低集成風險同時滿足其市場計劃。”

　　DesignWare IP Prototyping Kits原型設計套件

　　DesignWare IP Prototyping Kits原型設計套件的核心是一款經過驗證的參考設計，它使設計師在幾分鐘內就能夠在SoC環境中開始實現IP。IP Prototyping Kits原型系統設計套件提供了所需的關鍵性硬件和軟件單元，以減少IP原型設計和集成工作量，其中包括帶有預配置IP和SoC集成邏輯的Synopsys HAPS-DX基于FPGA的原型設計系統、一塊PHY子板、仿真測試平臺，以及一個可運行在Linux上的基于物理或虛擬早期軟件的啟動、調試和測試并易于修改的DesignWare ARC?處理器的32位軟件開發平臺、參考驅動軟件和應用案例。設計者可以根據目標應用，通過一個快速迭代流來修改標準的IP配置，該流程環境包括Synopsys的coreConsultant IP配置工具、Synopsys的ProtoCompiler綜合和調試工具以及編譯腳本。

　　“由于我們預算的50%都花在了軟件開發，我們必需要擁有更深入的系統專業知識，以更好的支持我們的客戶，”DisplayLink公司全球銷售和營銷的資深副總裁John Cummins表示：“我們不僅需要關注獲得各個獨立IP單元，而且還要關注IP在整個SoC環境中的集成和驗證。Synopsys的IP Accelerated計劃一舉中的，滿足直接影響公司IP軟件開發和SoC集成能力的關鍵需求。”

　　圖片：Synopsys DesignWare IP Prototyping Kit原型設計套件

　　DesignWare IP Virtual Development Kits虛擬原型開發套件

　　DesignWare IP Virtual Development Kits虛擬原型開發套件是由一個基于多核ARM Cortex-A57 Versatile Express的參考設計和一個可配置DesignWare IP模型組成的軟件開發套件。該IP Virtual Development Kits虛擬原型開發套件可運行Linaro Linux，同時包括用于DesignWare IP的參考驅動軟件并提供了非侵入式調試的可控性和可見性。

　　軟件開發人員能夠采用IP Virtual Development Kits虛擬原型開發套件或者IP Prototyping Kits原型設計套件都作為經過驗證的目標，用于SoC開發的同時進行早期軟件開發、快速啟動、調試和測試。對Linux軟件棧即刻可用的支持確保了軟件開發人員可立即啟動和運行并集中在IP專用軟件（例如驅動程序、引導代碼、固件）上。

　　IP Virtual Development Kits虛擬原型開發套件和IP Prototyping Kits原型設計套件兩者都能夠輕松地插入到現有的軟件工具鏈中，并無縫地與最受歡迎的嵌入式軟件調試系統建立接口，以提供系統級的調試和分析功能。該套件能夠輕松地被擴展以代表整個SoC，確保提前并加速整個板級支持包（BSP）的開發。

　　“由于軟件的規模和復雜度在不斷地增長，半導體公司正在尋找一種全新解決方案，以降低嵌入式軟件開發不斷增長的成本和工作量，”VDC Research的M2M和嵌入式技術執行副總裁Chris Rommel表示道：“隨著半導體公司現在將其50%以上的開發工作量放到了軟件之上，Synopsys的DesignWare IP Virtual Development Kit虛擬原型開發套件將使企業在日益由軟件驅動的市場中能夠保持競爭力。”

　　子系統集成專業知識

　　憑借在IP子系統集成方面的豐富知識，Synopsys專家可以協助設計師針對其特定的應用需求來定制DesignWare IP，同時將IP集成到客戶的SoC中。客戶可以借助Synopsys的IP專業知識來獲得預先驗證過的、完全集成的子系統，從而降低整體工作量以及IP構建和集成的成本。設計師可以專注于其SoC的差異化，而不是開發或集成基于標準的IP。

　　“我們的客戶一直面臨著巨大的上市時間壓力以保持競爭力，并且，顯而易見的是傳統的IP供應方式已經不足以滿足他們的需求，”Synopsys副總裁兼解決方案事業部總經理Joachim Kunkel表示：“客戶對其IP供應商的期待越來越高，以應對爆發性的軟件工作量及其芯片不斷增長的復雜度。Synopsys的IP Accelerated加速計劃，包括了全新的IP Prototyping Kits原型設計套件、IP Virtual Development Kits虛擬開發套件以及定制化的子系統，能夠幫助設計師實現更快速的IP原型設計、更容易的IP集成以及更早進行軟件開發。”

　　供貨與資源

　　用于精選的DesignWare IP Prototyping Kits原型設計套件和IP Virtual Development Kit虛擬原型開發套件現在已經開始供貨。

　　關于DesignWare IP

　　新思科技（Synopsys）是一家為各種SoC設計提供高質量并經硅驗證IP解決方案的領先供應商，其豐富的DesignWare IP產品組合包括完整的接口IP解決方案（包括支持多種常用協議的控制器、PHY和下一代驗證IP），模擬IP，各種嵌入式存儲器，邏輯庫，處理器解決方案和子系統。為了支持軟件開發及IP的軟硬件集成，Synopsys還為其多種IP產品提供驅動軟件、事務級模型和原型。Synopsys的 HAPS?基于FPGA的原型解決方案支持在系統環境中驗證IP和SoC。Synopsys的Virtualizer?虛擬原型工具箱使開發人員能夠比傳統方法提前很久就開始為IP或者整個SoC開發軟件。憑借一種穩健的IP開發方法學，以及在質量、IP原型、軟件開發及綜合性技術支持等領域內的大力投入，Synopsys使設計師能夠加快產品的上市并降低集成風險。

　　關于Synopsys

　　Synopsys有限公司（Nasdaq:SNPS）加速了全球電子市場中的創新。作為電子設計自動化（EDA）和半導體IP領域內的領導者，Synopsys提供的軟件、IP和設計服務可幫助工程師應對設計、驗證、系統和制造中的各種挑戰。自1986年以來，世界各地的工程師使用Synopsys的技術已經設計和創造了數十億個芯片和系統。