一、引言

軟件無線電提供了一種建立多模式、多頻段、多功能無線設備的有效而且經濟的方案，可以通過軟件升級實現功能的提高。軟件無線電可以使整個系統采用動態的軟件編程對設備特性進行重配置。軟件無線電軟加載切換的實現，需要設計相應的功能波形組件。以下設計了一種差分四相相移鍵控（DQPSK） 的調制解調系統，該系統可以將軟件加載到芯片上。

在數字信號的調制方式中，由于QPSK （四相移鍵控） 具有頻譜利用率較高，抗干擾性較強，而且在電路上實現也較為簡單等特點，使得它在衛星數字信號調制方式、數字電視技術、HFC 網絡的用戶線纜等方面得到了廣泛的應用。在實際應用中，為了克服QPSK 解調時的相位模糊現象，在調制時對基帶信號進行了差分編碼，即DQPSK。

二、DQPSK 調制解調的系統方案

具體的DQPSK 調制解調系統框圖如圖1 所示，其中上半部分為調制系統，下半部分為解調系統。兩個系統之間還要有相應的射頻發送處理和射頻接收處理。

以下主要按圖1 的系統框圖，基于FPGA 設計DQPSK 調制解調系統，采用Xilinx 公司開發的系統生成器為設計工具，特殊功能模塊的實現采用Verilog HDL 語言編程實現。系統生成器具有強大的模塊化設計功能，多個小功能模塊讓設計人員可以自由搭建所設計的系統。而且，系統生成器可以直接生成位流文件下載到FPGA，也可以生成工程文件，采用ISE 的開發環境可以對工程進行綜合、仿真、下載。

1． DQPSK 調制解調的關鍵技術

（1） 差分編解碼技術：QPSK 調制方式是一種四相位的調制方式。在實現上通常有正交調制法，相位選擇法，脈沖插入法。其中，應用得最多的是正交調制法。本設計采用的是正交調制法。輸入碼元首先要進行串并轉換，將串信信號變為兩路I、Q 信號。假設I、Q 兩路的組合用｛a，b｝ 來表示，四相輸入碼元與調制的相位見表1。

對于QPSK 信號來說，沒有經過編碼，直接采用輸入的I、Q 兩路碼元來調制載波的相位，在解調時，由于基帶數字處理載波跟蹤環的鑒相特性，會出現四重相位模糊的現象。為了克服相位模糊的出現，基帶調制時，要經過差分編碼處理，再用差分編碼后的碼元按表1 的規則進行調相，這就是DQPSK。差分編解碼是DQPSK 調制方式的特點，也是在設計基帶調制時的一大難點。這里做詳細的分析。

差分解碼是編碼的逆過程，也分為兩種情況來分析。它主要由當前的輸入狀態和前一時刻的輸入狀態來決定當前的解碼輸出。

第一種情況：當前一時刻輸入碼元具有相同的數據時，即

或11 時，則當前的差分解碼輸出為

本設計中，差分編解碼模塊的實現采用VerilogHDL 語言在ISE 開發環境中設計仿真成功后，再采用黑盒子工具調用到系統生成器設計的調制解調系統中。采用Verilog HDL 設計成功后的差分編碼模塊用Modelsim 仿真后的的結果如圖2 所示，差分解碼的仿真結果如圖3 所示。由圖2 和圖3 可看出，設計的差分編解碼模塊達到了預期的效果。

采用Verilog HDL 語言實現差分編碼的關鍵代碼為：

其中，i＿out 和q＿out 分別為I、Q 兩路的編碼輸出。采用Verilog HDL 語言實現差分解碼的關鍵代碼為：

其中，i＿temp 和q＿temp 分別為2 位的寄存器，用來保存I、Q 兩路當前和前一時刻的輸入。

（2） DQPSK 載波同步的設計：DQPSK 的解調方法通常用相干解調法。采用相干解調法關鍵在于實現載波的同步。從已調信號中恢復出與發送載波同頻同相的本地載波信號，是解調技術的難點。載波同步的方法通常有插入導頻法、平方環法和科斯塔斯環法。科斯塔斯環法在實際的應用中有許多種改進的方案，本設計采用其中的一種改進方案四相松尾環法。四相松尾環的結構組成如圖4 所示。圖4 中，假設輸入的信號為

式中，x（t）、y（t）分別為同相分量I 和正交分量Q 的基帶信號。NCO 用于產生本地載波，其本振頻率和發送頻率一樣。F （S） 為二階環路濾器。判決器的數學表達式規定為

則經過之前各個模塊的處理后，最終輸入環路濾波器的誤差信號為

誤差信號ud 僅與發送載波與本地載波之間的相位差θ 有關。顯然，四相松尾環的鑒相特性是一個周期性的方波。ud 經環路濾波器進行平滑，送到數控振蕩器，迫使本地載波與發送載波達到同頻同相。

四相松尾環載波同步設計如圖5 所示。松尾環對DQPSK 信號載波同步過程中的星座移動過程和最終鎖定的狀態如圖6 所示。由圖5 和圖6 可以看出，一開始星座并不在對角線上。經過一定時間的捕捉過程后，星座最終收斂于四個點，且都在對角線上，抖動很小。

2． 其它模塊的設計

在調制端，串并模塊的功能主要是實現將基帶的串行數據轉換為并行數據。轉換后的并行數據為2 位。其原理是將輸入串行數據分為兩路后降2下采樣。其中一路加入一個單位延時，實現錯開的下采樣，實現串并轉換。解調端的并串模塊相反，將兩路數據上采樣后相加實現。串并轉換和并串轉換功能的實現如圖7 所示。

經差分編碼后的信號需要進行極性轉換，以便接下來做調制處理。極性轉換將0、1 跳變的單極性信號轉變為＋1、-1 跳變的雙極性信號。解調端的設計思路相反。極性模塊的組成如圖8 所示，其中圖8 （a） 為調制端的極性轉換，圖8 （b） 為解調端的極性轉換。

極性轉換后的信號輸入到調制模塊。正交調制的實現，由可產生兩路正交載波的DDS 和兩個乘法器，一個加法器構成。I、Q 兩路輸入信號分別與DDS 產生的兩路正交信號相乘，然后輸入到加法器，隨后輸出。正交調制模塊的構成如圖9 所示。

其中，DDS 的頻率控制字由系統時鐘和載波頻率所決定。

3． DQPSK 系統的仿真

將各個功能模塊按圖1 的系統框圖聯在一起，組成了DQPSK 調制解調系統，如圖10 所示。圖中左半部分為調制系統，右半部分為解調系統。基帶信號速率為1 MHz，系統時鐘為100 MHz。載波頻率為10 MHz。調制解調系統連在一起后的仿真結果如圖11 所示。由圖11 可以看出，解調端最終恢復出輸入的基帶原始信號。只要將調制系統和解調系統單獨生成工程，即可下載到FPGA 芯片上實現獨立的調制功能和解調功能。當然，在實際應用中調制系統輸出的信號還要進行DA 數模轉換，再進行射頻處理，然后才發射出去。相應的，在輸入解調端之前，也要進行相應的前端處理。

三、結束語

以上基于軟件無線電的應用背景，采用系統生成器設計工具并結合Verilog HDL 編程的方法，設計實現了基于FPGA 的DQPSK 的調制解調系統。重點設計分析了DQPSK 差分編解碼的實現，以及載波同步的實現。最終的仿真結果表明，設計的系統能夠實現。