意法半導體（ST）宣佈其在28奈米 FD-SOI技術平臺的研發上又向前邁出一大步，即將在位于法國Crolles的12吋（300mm）晶圓廠導入該製程技術，這證明了意法半導體以28奈米技術節點提供平面完全空乏型（planar fully-depleted）技術的能力。在實現極其出色的繪圖、多媒體處理性能和高速寬頻連接功能的同時，而不犧牲電池的使用壽命的情況下，嵌入式處理器須具有市場上最高的性能及最低的功耗，意法半導體28奈米技術的導入可解決這一挑戰，滿足多媒體和可攜式應用市場的需求。

　　FD-SOI技術平臺包括全功能且通過硅驗證的設計平臺和設計流程。技術平臺包括全套的基礎程式庫（標準單元、記憶體產生器、 I/O、AMS IP以及高速介面）；設計流程適合開發高速的高效能元件。

　　與傳統製造技術相比，FD-SOI技術可在大幅提升性能的同時大幅降低功耗，因此ST-Ericsson選則採用意法半導體的FD-SOI技術設計未來的行動平臺。

　　意法半導體執行副總裁、數位娛樂事業部總經理暨技術長Jean-Marc Chery表示：「在產品和技術研發領域，意法半導體在很久以前就開始探索新的解決方案。FD-SOI技術的導入，使意法半導體再次擠身全球最具創新力的半導體技術研發製造企業之列，后端晶圓測試證明，與傳統製造技術相比，FD-SOI在性能和功耗方面具有明顯優勢，讓我們能夠在28奈米技術節點創造高成本效益的工業解決方案。ST-Ericsson的NovaThor ModAp的最大處理頻率超過2.5Ghz，在0.6V時達到800 MHz，對該平臺的子系統的測試證明，該技術符合設計預期，具有靈活性和寬電壓範圍，可支援電壓和頻率動態調整（Dynamic Voltage and Frequency Scaling，DVFS）。」

　　與製造成功同樣重要的是，意法半導體發現了從28奈米 傳統CMOS製程（Bulk CMOS）向28奈米 FD-SOI移植代碼庫和物理IP到十分簡單，由于沒有MOS歷史效應，用傳統CAD工具和方法設計FD-SOI數位系統單晶片的過程與設計傳統塊狀硅（Bulk）元件完全相同。FD-SOI能夠用于製造高能效的元件，必要時，動態基體偏壓（dynamic body-bias）能讓元件立即進入高性能模式，而在其余時間保持在低漏電流模式，這些對于應用軟體、作業系統和高速緩存系統都完全透明。與傳統CMOS製程技術相比，FD-SOI可實現更優異的性能及低工作電壓，并擁有非常出色的能效。