由于具有更好的品質(zhì)因數(shù)，氮化鎵等1寬禁帶半導(dǎo)體提供比硅更高的功率密度，占用的芯片面積更小，因此需要更小尺寸的封裝。假設(shè)器件占用的面積是決定熱性能的主要因素，那么可以合理地假設(shè)較小的功率器件會(huì)導(dǎo)致較高的熱阻。本文將展示芯片級(jí)封裝 (CSP) GaN FET 如何提供至少與硅 MOSFET 相同（如果不優(yōu)于）的熱性能。由于其卓越的電氣性能，GaN FET 的尺寸可以減小，從而在尊重溫度限制的同時(shí)提高功率密度。這種行為將通過 PCB 布局的詳細(xì) 3D 有限元模擬來展示，同時(shí)還提供實(shí)驗(yàn)驗(yàn)證以支持分析。

功率器件的熱管理

電力電子市場需要越來越小、更高效和更可靠的設(shè)備。滿足這些嚴(yán)格要求的關(guān)鍵因素是高功率密度（能夠減少解決方案的占地面積和成本）和出色的熱管理（能夠控制設(shè)備溫度）。功率半導(dǎo)體熱管理系統(tǒng)的三個(gè)主要要求如下：?

熱量應(yīng)以足夠低的熱阻從器件傳導(dǎo)到周圍環(huán)境，以防止結(jié)溫 (T J ) 升高超過規(guī)定限值。由于降額因素，T J通常低于數(shù)據(jù)表中的值。?

電源電路與周圍環(huán)境之間應(yīng)提供電氣隔離。?

由材料熱膨脹系數(shù)不匹配引起的熱致機(jī)械應(yīng)力應(yīng)被吸收。?

最常見的功率器件熱管理系統(tǒng)如圖 1 所示。它包括一個(gè)散熱器（將熱量從功率半導(dǎo)體傳遞到周圍環(huán)境）和一個(gè)電絕緣體（熱界面材料，或 TIM），用于分隔金屬散熱器從半導(dǎo)體結(jié)。由于大多數(shù)介電材料的導(dǎo)熱率較低，因此需要在電隔離和熱阻之間進(jìn)行權(quán)衡。?

圖 1：最常見的 CSP GaN FETS 熱管理系統(tǒng)?

在實(shí)際系統(tǒng)中，功率器件通常采用由多個(gè)金屬和電介質(zhì)層組成的封裝，并安裝在還包括多層金屬和電介質(zhì)的 PCB 上。散熱器連接到該組件，使其非常復(fù)雜。盡管 SMD 組件的廣泛使用和封裝尺寸的減小使熱管理變得越來越復(fù)雜，但由于寬帶隙半導(dǎo)體，現(xiàn)在可以輕松實(shí)現(xiàn) 2 kW/in 的功率密度。3在具有成本效益的電源轉(zhuǎn)換器解決方案。

GaN FET 的推出采用 CSP 封裝，包括帶有焊料凸塊或焊條的鈍化管芯，使熱管理更加復(fù)雜，但也立即提高了性能、可靠性和成本。圖 2 顯示了基于 EPC2059 CSP GaN FET 的半橋，裸片尺寸為 2.8 × 1.4 mm。圖像的右側(cè)顯示了帶有焊條的 PCB 底部。?

圖 2：標(biāo)準(zhǔn) PCB 上的 EPC2059 CSP GaN FET?

盡管 GaN FET 降低的損耗足以確保在某些應(yīng)用中進(jìn)行適當(dāng)?shù)臒峁芾恚蠊β兽D(zhuǎn)換器仍需要基于散熱器的解決方案（如圖 1 所示）。?

熱分析

圖 3 顯示了安裝有散熱器的 PCB 和 FET 的橫截面。熱量可以通過多種途徑：它可以從芯片頂部流出，從芯片的四個(gè)側(cè)面流出，并通過PCB 銅，將熱量散布到 TIM 和散熱器。盡管與半導(dǎo)體芯片相比，TIM 通常具有相對較低的熱導(dǎo)率，但最后的熱路徑仍然很重要。?

圖 3：從器件到散熱器的多條熱流路徑?

圖 4 顯示了用于 FEM 分析的系統(tǒng)簡化模型，而圖 5 顯示了基于 EPC2059 的 FET 模型。?

圖 4：仿真模型視圖?

圖 5：模擬溫度曲線?

仿真基于三個(gè)參數(shù)：FET 頂部與散熱器底部表面之間的距離、TIM 的熱導(dǎo)率以及所應(yīng)用的 TIM 的半徑。仿真結(jié)果如圖 6 所示，從 FET 結(jié)到散熱器表面的熱阻值是 TIM 直徑的函數(shù)，在圖 7 中，其中 R θ,JS現(xiàn)在是圓形十字面積的函數(shù)-TIM 圓柱體的截面。?
?

圖 6：預(yù)測的 R θ,JS作為 TIM 直徑的函數(shù)?

圖 7：預(yù)測的 R θ,JS作為 TIM 面積的函數(shù)?

圖 6 的曲線顯示，低 k TIM材料的峰值和平均值之間的差異 更大，這表明大部分熱量通過組件底部的焊條流出。?

應(yīng)該注意的是，圖 7 中的曲線顯示了 4 到 5 毫米直徑之間的拐點(diǎn)，在 8 毫米以上，R θ,JS沒有進(jìn)一步增加。因此，對于 k TIM = 10 W/mK 和 30 mm 2（對于 k TIM = 3.5 W/mK）的 TIM 面積低于約 20 mm 2時(shí)，主要優(yōu)勢出現(xiàn)。當(dāng)芯片到散熱器的間隙減小時(shí)，拐點(diǎn)向左移動(dòng)，R θ,JS值減小。?

實(shí)驗(yàn)結(jié)果

實(shí)驗(yàn)裝置基于用于熱模型的同一 PCB，如圖 8 所示。熱電偶放置在銅散熱器中心鉆出的小孔中，而第二個(gè)熱電偶安裝在散熱片的另一面吊具。?

圖 8：測試 PCB?

開爾文連接用于測量高壓降。知道了這一點(diǎn)和提供的電流，就可以準(zhǔn)確測量 FET 有源區(qū)的功耗。為了測量 GaN FET 結(jié)溫，使用低熔點(diǎn)焊料將帶有 36-AWG 絕緣引線的 K 型熱電偶與 FET 底部接觸。?

圖 9 中的表格將測量結(jié)果與仿真模型產(chǎn)生的峰值和平均值進(jìn)行了比較。對于 k TIM = 3.5 W/mK，測量結(jié)果和模擬值非常相似。然而，對于 k TIM = 10 W/mK，誤差明顯更高。進(jìn)一步的分析表明，該誤差部分是由于在模擬中沒有考慮阻焊層，因?yàn)殡S著 k TIM 的增加，這會(huì)產(chǎn)生越來越大的影響。?

圖 9：測量和模擬熱阻值之間的比較?

審核編輯：劉清