1、平臺芯片STM32H7A3,外掛2片Octo-SPI SRAM作為數據緩存，操作系統threadx文件系統filex。
2、數據在ram中讀寫都沒問題，緩存80kB以內的數據寫入sd卡文件中也
2024-03-08 07:16:33
我將一個數組定義在SRAM2中，另一個數組定義在CCM中，我可以利用memcpy這個函數來將SRAM2里的數據拷貝到CCM中嗎。
因為我看總線矩陣圖，CCM的D-BUS和SRAM2并無交集，是不是也就意味著這兩塊內存互相無法進行交互呢？
2024-03-06 08:21:14
我在使用 UART FIFO 緩沖區時遇到了以下問題。
問題描述：
當通過兩個 UART 通道使用完整的 UART FIFO 緩沖區并通過兩個通道進行通信時，緩沖區中的數據有時會損壞，例如，UART
2024-03-06 06:59:31
FX3自帶SDK中的例程GPIF ii sram-master：讀寫sram指令中的地址由狀態機中的地址計數器來決定，請教一下如何在FX3固件代碼中指定讀寫sram的地址，可否提供一個例程或相關文檔
2024-02-27 07:20:24
一般使用的均為通用SRAM空間，這部分SRAM使用的時候沒有限制，作為堆棧、變量、DMA使用等都可以，但TCMSRAM一般不使用，有的時候可能會被大家遺忘，如果大家
2024-02-24 09:43:16
186 
PSOC6如何把變量定義在外部串行SPI SRAM中，并且在使用時可以跟內部SRAM變量使用方法類似
2024-02-01 06:33:40
我們將 XMC4500 用于功能安全應用。 有幾個用戶安裝了 1000 個或更多控制器。
在這些現場安裝中，我們每月在 PSRAM 和/或 DSRAM 中會遇到大約 1-2 個奇偶校驗錯誤。 錯誤
2024-01-26 06:30:34
我把這個函數放進了 PSRAM 地址，我檢查了地圖，它起作用了。
但是十六進制文件不包括 PSRAM地址。
我怎樣才能配置 lsl 或工具來獲取 HEX 文件中的 PSRAM 地址？
2024-01-22 06:05:00
可以使用 DMA 進行自動緩沖區管理，從而啟用直通模式。 有人估計過使用BULK端點可以給我的最大數據速率嗎？ 我不能使用等時端點，因為已經定義了 OpenJTAG 接口。
有人有通過 psoc5LP
2024-01-19 08:19:10
您能告訴我 PSoC? 4中SRAM陣列的數據保持電壓嗎？
我想知道在 VDD 電源電壓下降或上升時 SRAM 可以保留數據的最小電壓。
MPN： PSoC? 4100S Max/CY8C4148AZI-S555
2024-01-19 06:08:12
ADUC360 I2Cmaster.c中 master handler 與實際傳送的數據什么關系，需要傳送的數據是要放在數組里嗎？
2024-01-15 08:26:01
。 SDRAM是一種集成電路存儲器，可以通過同步鐘信號進行數據讀寫。與傳統的靜態隨機存儲器（SRAM）相比，SDRAM具有更高的存儲密度和更低的成本。擴展SDRAM接口使得微控制器能夠使用外部
2024-01-04 14:09:23339 已用這種模式成功驅動了一些psram，但是SRAM始終驅動不了。
SRAM驅動架構
XMC復用模式讀時序，其中一個HCLK=4.16ns（240Mhz）
SRAM讀時序參數
SRAM讀時序圖
XMC
2024-01-04 10:46:19
JESD79-5B DDR5 SDRAM-2022 JEDEC
2023-12-25 09:51:55
2 xRMS最大值為 52,702,092）。
但波形緩沖器（Waveform buffer）以 固定數據速率波形（SINC4或LPF） 讀取的數據是24位ADC數據，但我按照24位最大值0xFFFFFF
2023-12-25 07:21:24
請教一下DAC的問題。MCU向DAC的DIN引腳輸入數據后，DAC轉換到我們所希望的電壓值，DAC中鎖存器的作用是不是說當完成一次DAC轉換后，如果不再向DIN引腳中輸入數據，那么DAC的電壓輸出會
2023-12-19 08:13:51
，從基本原理到電路設計的細節。 SRAM是一種基于存儲雙穩態的存儲器技術，它使用觸發器來存儲數據。一個典型的SRAM單元由6個傳輸門（傳遞門）組成，其中包括兩個傳輸門用于存儲和讀取數據，以及兩個傳輸門用于寫入和刷新數據。 SRAM的讀取操作是通過將地址輸入到SRAM中來完成的。當地址輸入到
2023-12-18 11:22:39496 １：請問下BF592 用于做音頻處理RAM不夠用可以外掛SDRAM或者SRAM嗎？如果可以有沒有相關的原理圖和軟件下載？
２：５９２是定點ＤＳＰ，那對音頻采樣數據存儲時要定義成float類型好呢
2023-11-30 07:20:36
電子發燒友網站提供《參數在數據轉換器中的應用.pdf》資料免費下載
2023-11-27 11:46:030 中心的基建和運維中具有無可替代的重要意義。 首先，預端接光纜系統能夠大大提高工程的安裝效率。在數據中心中，需要大量的光纖跳線來實現設備的連接，而預端接光纜系統可以提前將光纖跳線做好，到現場直接安裝，無需現場
2023-11-10 09:47:31160 單片機可以替代PLC嗎？
2023-11-01 06:54:57
串口接收的數據 存在數組里 采取覆蓋的方式 第二次接收的時候要是還沒接收完就處理主函數的東西 不是會產生錯誤 這種情況應該怎么辦呢
2023-10-27 07:53:23
AT32F系列 I2S DMA雙緩沖替代實現方法演示AT32F系列I2S使用DMA半傳輸及傳輸完成中斷來達到DMA雙緩沖存儲接收數據的方法。
2023-10-27 06:21:27
PSRAM/SRAM與XMC硬件連接的推薦方法描述了在AT32系列100引腳封裝芯片上以XMC連接PSRAM的硬件推薦方法，達到器件容易取得及價格合理的目標。
2023-10-24 06:17:32
電感的兼容替代在近幾年的確是一個討論度比較高的問題，關于不同品牌電感替代的案例谷景也分享了很多。本篇我們我們探討另外一個關于電感替代的問題——同樣0805貼片電感封裝尺寸的是否可以直接替代
2023-10-23 14:40:47314 AT32 部分型號有零等待閃存和非零等待閃存，程序在零等待閃存執行速度比在非零等待閃存執行速度快，如果有函數對執行速度有要求，可以將該函數加載到零等待區執行。當零等待閃存使用完后，如果還有函數對執行速度有要求，可以將該函數加載到 SRAM 執行，前提是SRAM 還有足夠的空間存放該函數代碼。
2023-10-20 06:10:59
掉電后還能讀取到SRAM的數據嗎
2023-10-15 09:24:03
STM8可以實現從SRAM啟動程序嗎
2023-10-09 07:38:29
SDRAM的內部是一個存儲陣列，將數據“填”進去，你可以它想象成一張表格。和表格的檢索原理一樣，先指定一個行（Row），再指定一個列（Column），我們就可以準確地找到所需要的單元格，這就是內存芯片尋址的基本原理。
2023-09-28 17:26:29637 
FSMC外擴SRAM數據之間是怎么傳送的？先保存在FSMC再傳送外擴SRAM
2023-09-27 06:03:22
使用MM32F3270 FSMC驅動SRAM
2023-09-18 16:29:50918 
內部閃存高達2MB
?高達512KB的內部SRAM
?用于幀緩沖的外部存儲器
?16位或32位SDRAM/SRAM
?封裝：LQFP 144引腳，最高可達208。
2023-09-11 08:09:15
頻率可達216MHz/2(fCLK = HCLK /2)? 支持的存儲器類型? 靜態存儲支持? SRAM? PSRAM? NOR/ONENAND? ROM? LCD接口? 支持8080和6800模式
2023-09-11 06:58:26
應用程序: 此示例代碼使用 M032 在 SRAM 中運行 ISR 。
BSP 版本: M031_Series_BSP_CMSIS_V3.03.000
硬件: NuMaker-M032SE
2023-08-31 09:21:19
應用程序:本示例代碼演示如何使用Nanopb在M252中執行協議緩沖。 Nanopb是ANSI-C執行Google協議緩沖數據格式。
BSP 版本:M251/M252/M254/M254/M256
2023-08-29 06:07:42
QSPI0可以映射到512Mb（0x2000_0000開始）地址空間直接訪問，其他QSPI是怎樣映射的？不是很清楚8M的psram對應的地址空間是什么
2023-08-16 06:43:18
SDRAM全稱Synchronous Dynamic RAM，同步動態隨機存儲器。首先，它是RAM，即隨機存儲器的一種。
2023-08-08 15:10:46896 
電子發燒友網站提供《STM32U5 HexaSPI總線到PSRAM的PCB布線規則.pdf》資料免費下載
2023-08-01 09:06:330 IP_數據表(M-1):SRAM and TCAM
2023-07-06 20:12:090 我咨詢下 用N3290X 只在外圍掛一顆SPI flash （比如16M）可以將畫面 在下載時 直接下載到SPI flash 中（比如通過串口）還是需要先通過下載器將畫面下載到SPI flash 中？在運行時 可否直接將SPI flash 中畫面數據拷貝到內部sdram中 ？
2023-06-27 06:30:13
在消費電子應用中，與典型的時鐘緩沖應用相比，其頻率往往較低，要求也更低，廉價的高速運算放大器（~100 MHz帶寬）可以為傳統時鐘緩沖器提供有吸引力的替代方案。高速放大器可能比傳統時鐘緩沖器便宜，但它們可以適應各種設計配置。
2023-06-17 17:29:14704 
我們正在破壞 RT1170 evkit 上的一些性能測試，我們正在使用 dev_msc_ramdisk_bm_cm7 示例。由于存儲緩沖區受內部 DTCM 大小的限制，我們希望將其移動到外部 SDRAM 上。我們找不到一種簡單的方法來做到這一點。任何人都可以幫助我們嗎？
2023-06-12 07:51:04
PSRAM的時序比較簡單,主要根據各個時序圖理解每個時序階段,及其參數。重點要理解DQS/DM是誰驅動的,代表什么意思, 數據采樣的時間即DQS上升沿延遲數據建立時間之后采樣。
2023-06-08 11:30:5519837 
以上分享了PSRAM接口一些關鍵的知識點，大部分是容易理解錯誤，且導致問題的點，基本上理解這些點就能解決大部分問題了，作為入門參考也可以先看這篇，先有個大概了解。作為遇到問題不知如何解決時也可以參考這篇文章，基本上能解決大部分問題。
2023-06-08 11:25:043795 
我正在嘗試使用 RT1176 為我的 SDRAM 組配置 SEMC 的參數。
在各種參數中，EVB 設置值
“ sdramconfig.tPrescalePeriod_Ns ”為“160
2023-06-05 10:31:50
************************************************* *************************************
* 詳細說明：
* 這個例子的目的是展示如何保存數據在 SRAM 存儲器中通過
2023-06-05 09:47:48
我正在嘗試使用 MCUXpresso 配置工具版本 13.1 為 SRAM 配置 RT1172 SEMC。
我只將 SDRAM 視為一個選項：
在此處的類似帖子中有回復 (2022-08-30)，這將在下一版本中通過“模式”設置提供：
是否有關于此功能可用性的狀態更新？
2023-06-02 08:28:39
GRANDMICRO有容微在數據中心方案應用
2023-05-30 14:11:05414 我正在尋找有關如何配置 FlexIO 以模擬 RT1176 和 FPGA 之間的 SRAM 接口的示例。我有一個 16 位并行數據總線，用于讀取和寫入 FPGA 上的內存映射寄存器。我有 CLK
2023-05-29 07:41:53
=debug_flash_sdram_xip，則每次燒寫到NOR FLASH 太慢，等待消耗太長時間。
2）如果使用 -DCMAKE_BUILD_TYPE=debug，則鏡像寫到 ILM中，但又受限與 ILM的大小。
因此手擼了一個
2023-05-26 07:39:23
現在，我正在使用帶有 SDRAM 的 imxrt1052。所有變量都在 SDRAM 中。但我想要 SRAM 中的一些變量，以及 SDRAM 中的其他變量。怎么做 ？
2023-05-12 08:23:11
到了FSMC的NE3端口，地址為19位，數據為16位，設置一下cubemx，時序配置為0；4；0
生成代碼，我這里是用的Makefile
把顯存放在SRAM中，代碼如下
static uint16_t
2023-05-08 20:01:14
.icf
2) flexspi_nor_sdram.icf
使用 sdram.icf，代碼可以正常工作，但它是從 RAM 內存中執行的，因此在按下復位后它無法保留代碼。而
2023-05-05 06:38:08
本公司目前MCU系列，到目前為止, SWM34x 支持外接8M16M SDRAM，SWD34S系列已經把SDRAM合封入芯片，合封的SDRAM大小根據芯片型號不同，具體見官方手冊。
2023-04-28 09:30:221496 
使用 MIMXRT1024CAG4B 并計劃在我們的設計中連接一個 8 位 SDRAM ( IS42S86400F-7TLI )。我可以從 A0 配置 8 位 SDRAM 的地址引腳嗎？或者在配置這些地址引腳時是否有任何特定的限制？
2023-04-28 08:58:11
如何使用 QDR(TM) II SRAM 和 DDR II SRAM 用戶手冊
2023-04-27 20:25:406 極高的運動定位精度和穩定性，在數據存儲中具有著非常廣泛的應用。在數據存儲的領域，通常需要壓電納米定位臺來實現納米甚至亞納米級別的運動控制精度。 壓電納米定位臺用于讀寫頭的高精度調節 壓電納米定位臺可以在光盤數據存儲
2023-04-26 16:23:02431 
我正在使用 S32k358 uC，我想禁用內存區域的數據緩存。在框圖中，我看到樹形 SRAM 塊 SRAM0、SRAM1、SRAM2。是否可以禁用 SRAM2 的數據緩存并保留 SRAM 0 和 SRAM1 的數據緩存？
2023-04-23 08:01:09
。Bank1只能通過片選信號NE1以復用模式支持NOR/PSRAM 存儲器。Bank2只能通過片選信號NE2支持16位或8位NAND Flash。SPI2和SPI3接口可以在SPI模式和I2S音頻模式
2023-04-19 21:13:57
的 ITCM 和 DTCM）。我們的問題是：1- 沒有 SDRAM，我們是否可以增加 CM4 的代碼和數據空間？如果可以的話，CM7如何加載大于256KB的代碼到0x20200000呢？請指出
2023-04-19 07:17:13
SEMC接口支持4種設備，我想確認以下問題：1、是否支持在同一個工程中通過SEMC接口訪問兩個不同的設備，比如外接SDRAM插件，外接SRAM，同一個工程中需要與兩個外設進行數據交互。2、如果支持，兩個設備切換時延遲多少？
2023-04-17 08:23:31
SEMC接口支持4種設備，我想確認以下問題：1、是否支持在同一個工程中通過SEMC接口訪問兩個不同的設備，比如外接SDRAM插件，外接SRAM，同一個工程中需要與兩個外設進行數據交互。2、如果支持，兩個設備切換時延遲多少？
2023-04-17 06:51:39
我正在使用帶有為 MCUXpresso IDE 生成的 SDK 的 FRDM-K66F 板。我看到當我生成 SDK 時，CMSIS DSP 庫的包含版本是 V1.4.5 b。在 SDK 構建過程中如何將其更新到最新版本或選擇替代版本？
2023-04-14 07:10:52
我有一些 AiThinker Esp32cam 在這里工作。如果將它們與開發板連接到arduino 控制臺中的 USB，則會出現此錯誤：E (60) psram：PSRAM ID 讀取錯誤
2023-04-12 06:33:56
在FPGA中，FIFO一般是使用RAM存儲器作為緩沖區，可以分為同步FIFO或異步FIO，一般用于數據緩沖，或者不同時鐘域之間的數據傳遞。
2023-04-10 09:30:10539 SRAM可以分為低速、中速、高速。===========================================================16位寬的SRAM//16BITSRAM指針
2023-04-06 15:13:03554 
DDR內存1代已經淡出市場，直接學習DDR3 SDRAM感覺有點跳躍；如下是DDR1、DDR2以及DDR3之間的對比。
2023-04-04 17:08:472867 
AVTP 時間同步/非時間同步控制格式。打包為 ACF CAN Brief /Full 消息）或打包成UDP 數據包. ? LLCE 打包消息并將其放在SRAM 的緩沖區中。數據包長度由緩沖區大小的配置
2023-04-03 08:48:58
今天就帶你詳細了解一下到底什么是SRAM，在了解SRAM之前，有必要先說明一下RAM：RAM主要的作用就是存儲代碼和數據供CPU在需要的時候調用。
2023-03-30 14:11:51587 
SDRAM SLICE CARD
2023-03-30 12:05:53
RMII，這也可以讓我們更有效地進行一些屏蔽/同步字檢測。我對物理層之上的以太網非常不熟悉，我不確定在場景 1 中我們是否可以充分禁用 MAC 的功能，使 FIFO 數據與傳輸到 PHY 或從 PHY 接收
2023-03-30 08:36:13
我正在尋找一些與 IMXRT1064 的外部 SRAM 使用相關的信息。例如，EVK 有 256Mbit 166MHz SDRAM。166MHz與使用過的SDRAM有關。我試圖找到 SEMC 控制器
2023-03-30 07:11:18
嗨恩智浦專家，我知道 MIMXRT1xxx 能夠在 ITCM 中運行 hello_world 但是 MIMXRT595 中沒有 ITCM 只有 SRAM。MIMXRT595-EVK是否可以在SRAM中運行hello_world zephyr示例？
2023-03-30 06:38:30
ESP-12K-PSRAM-IPEX
2023-03-29 16:27:53
;=32，改變這個地址的數據也會改變這個地址的數據-32。這導致我寫的所有錯誤數據。我檢查了我的 EMC 配置、數據寬度、時序，嘗試關閉緩沖區，但沒有解決問題。我在想的是，如果我的EMC配置錯誤，那么一開始直接
2023-03-28 08:13:08
我無法使用 SDRAM 啟動代碼。我正在使用 lwip_dhcp_freertos_cm7 示例。以下是我的設置：單片機設置單片機設置預處理器設置：預處理器設置鏈接器設置鏈接器設置但是，代碼啟動正常
2023-03-28 07:26:51
工程代碼可以登錄叁芯智能科技官方技術論壇下載。 在一些工程設計中，SDR SDRAM作為中間數據緩存器，往往需要接收上游傳輸過來的數據，并且還要輸出下游所需的數據。為了能夠解決下上游傳輸數據的需要
2023-03-27 17:09:14
將 u-boot 代碼復制到 SRAM。但我知道我必須在鏈接器中啟用 __RAM_INIT 標志才能初始化 ECC。如果不是，則在我將u-boot代碼復制到SRAM時出現異常。那是正常癥狀嗎？3) 啟動時
2023-03-27 09:15:16
到此FIFO中，然后寫入到SDRAM中。輸出緩沖器為一個FIFO，SDRAM的數據輸入到此FIFO中，然后被VGA模塊讀出輸出給VGA接口。SDR SDRAM驅動為控制接口模塊，完成對SDRAM的寫入
2023-03-24 19:29:11
控制器的系統時鐘頻率相同，并且內部命令的發送與數據傳輸都是以該時鐘為基準；動態是指存儲陣列需要不斷的刷新來保證數據不丟失。
SDR SDRAM中的SDR是指單數據速率，即每一根數據線上，每個時鐘只傳輸
2023-03-23 17:40:58
電子發燒友App
工商網監
評論