?

　　在科學技術發(fā)展過程中，資源信息的共享對科學研究水平的提高具有重要的意義。目前，在一些企業(yè)、高等院校和科研機構中，由于管理體制與設備使用機制的局限性，大型實驗儀器的使用率極為有限，造成了大量的資源浪費現(xiàn)象。如果針對大型實驗儀器使用遠程控制實驗，一方面用戶可以在任何時間，任何地點通過網(wǎng)絡進行實驗，有利于用戶合理地安排自己的學習、工作計劃，而不再受時間和地點的約束；另一方面則可以提高實驗室資源的利用率。因此，構建大型實驗儀器共享平臺是符合科學技術發(fā)展要求的。

　　1 遠程實驗系統(tǒng)總體方案設計

　　1．1 系統(tǒng)的功能及需求分析

　　對大型實驗共享平臺而言，由于構建的是一種新型的實驗儀器資源共享平臺，希望能從各種不同設備中獲取其各自的實驗數(shù)據(jù)或結果，以平臺通用的格式來傳輸和存儲數(shù)據(jù)，便于進入平臺的各個用戶共享這些實驗數(shù)據(jù)或結果。

　　通常實驗儀器由于功能的不同、生產(chǎn)廠商的不同，使得獲取數(shù)據(jù)的方式、數(shù)據(jù)的存儲格式等均不相同，各種實驗儀器基本上采用的都是自己專用的數(shù)據(jù)采集裝置，不能滿足大型實驗共享平臺的要求。因此，在構建大型實驗儀器共享平臺中，如何完成平臺中各種不同設備數(shù)據(jù)信息的采集及處理是實現(xiàn)遠程數(shù)據(jù)交流與共享的關鍵。

　　1．2 系統(tǒng)總體結構

　　根據(jù)需求分析，遠程實驗系統(tǒng)結構如圖1所示。

　　
圖一

　　在實驗室本地，利用FPGA體積小，速度快，內部延時小，可自由編程，靈活性高等優(yōu)點，以FPGA為核心輔以A／D轉換器等設備，設計出可提供多種接口的數(shù)據(jù)采集箱。數(shù)據(jù)采集箱接口多樣化，便于同各種不同型號的實驗儀器相聯(lián)，并且數(shù)據(jù)采集箱可以轉發(fā)簡單的控制指令（如：啟動、停止）。數(shù)據(jù)采集箱采集到的數(shù)據(jù)，在FPGA中完成數(shù)據(jù)格式化過程（將數(shù)據(jù)按照約定編碼成統(tǒng)一的格式）后，暫存到緩存中，然后經(jīng)傳輸線路將格式化的數(shù)據(jù)發(fā)送到服務器端存儲到數(shù)據(jù)庫中永久保存。數(shù)據(jù)庫中數(shù)據(jù)主要按時間段存儲，時間段的劃分由實驗用戶設置決定，可以用一次完整實驗過程來劃分時間段，也可以用同一個實驗分割成幾個時間片段來存儲數(shù)據(jù)，這樣有利于日后數(shù)據(jù)比較分析。

　　在異地，用戶可以使用PC機通過互聯(lián)網(wǎng)登錄到服務器，發(fā)出控制指令或將數(shù)據(jù)庫中的實驗數(shù)據(jù)下載到客戶端。用戶即可以用表格的形式顯示數(shù)據(jù)，也可以將數(shù)據(jù)導入到Matlab中，利用Matlab強大的繪圖和分析功能，對實驗數(shù)據(jù)進行更為高效的分析。

　　2 基于FPGA的數(shù)據(jù)采集箱設計

　　數(shù)據(jù)采集箱主要完成對實驗數(shù)據(jù)進行采集和初步處理的功能。數(shù)據(jù)采集箱可采集的數(shù)據(jù)種類包括溫度、電壓、電流、轉速等。為了達到“萬能”數(shù)據(jù)采集效果，數(shù)據(jù)采集箱還提供了多種接口，不僅提供了高效、方便的USB接口，也提供了工業(yè)通用的RS 232接口、IDE接口。數(shù)據(jù)采集箱有溫度傳感器、電流傳感器、旋轉編碼器、霍爾傳感器、A／D等外部器件，如果由普通的單片機實現(xiàn)，需要很多的擴展芯片，而且單片機的時序性強，它很難同時實現(xiàn)這些功能，或者以降低系統(tǒng)精度作為代價。所以，在數(shù)據(jù)采集箱中采用FPGA芯片來并發(fā)處理系統(tǒng)的各位部分信號，這樣不僅可減少PCB板的面積，增加抗干擾能力，同時也減少了成本。數(shù)據(jù)采集箱結構如圖2所示。

　　
圖二

　　數(shù)據(jù)采集箱的核心：XC2VP30是工業(yè)級Virtex-II Pro FPGA器件之一，邏輯單元Slice有13 696個，RAM為2 448 Kb，136個18×1乘法器以及8個數(shù)字時鐘管理模塊和644個用戶I／O端口，以及2個工作在350+MH4，基于FPGA開發(fā)平臺的BLDCM模糊PI控制器IBM PowerPC 405 RISC處理器和8個3．125 Gb／s RocketIO收發(fā)器，能提供多達120 Gb／s全雙工數(shù)據(jù)傳輸。Xilinx的FPGA是基于SRAM工藝，因此它們是易失的，數(shù)據(jù)采集箱采用3塊FLASH XCF04S ISP PROM來存儲FPGA的配置文件。

　　電流采集利用ADS807完成。ADS807是帶采樣／保持的高速12位A／D轉換器，采用流水線技術并行處理模擬量。數(shù)據(jù)采集箱中通過電流傳感器采集到電流值，然后通過ADS807將其轉換為12位數(shù)字信號傳送給FPGA。為了降低噪聲的影響，采用了平均濾波方法對A／D輸出進行濾波。基于大型實驗平臺的特殊性，本設計采用兩個獨立工作的轉換器構成兩通道的模式。

　　為了得到高精度的速度信號，F(xiàn)PGA對E6B2CWZ6C增量式旋轉編碼器的A相脈沖信號進行采集，被測對象每旋轉一周，A相將發(fā)出1 000個脈沖信號。

　　由于各種設備、接口的傳輸數(shù)率不相同，在FPGA內部為每一種設備或接口開辟獨立的緩沖區(qū)。FPGA對讀入的數(shù)據(jù)，先編碼，依據(jù)讀入設備，添加設備編號和接收時間；然后將讀取數(shù)據(jù)放入緩沖區(qū)；當緩沖區(qū)滿，接收到清空緩沖區(qū)或者發(fā)送指令后，緩沖區(qū)數(shù)據(jù)經(jīng)網(wǎng)卡發(fā)送到服務器端。