如今大部分處理器并沒有集成I2S接口，但在嵌入式系統(tǒng)中CPU經(jīng)常使用PCI總線與外圍設(shè)備進(jìn)行交互，故需設(shè)計(jì)一種PCI—I2S 接口轉(zhuǎn)換電路，從而實(shí)現(xiàn)CPU與外圍音頻設(shè)備進(jìn)行通信。目前實(shí)現(xiàn)此種接口轉(zhuǎn)換
2016-01-18 09:58:33
4033 
74HC595芯片串轉(zhuǎn)并有何作用？74HC595芯片串轉(zhuǎn)并該如何去實(shí)現(xiàn)呢？
2021-11-03 07:10:14
74LS165如何接可以實(shí)現(xiàn)并串轉(zhuǎn)換？如何接電路?
2015-03-06 17:35:28
串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES （串化器/ 解串器）所取代。起初， SERDES 是獨(dú)立
2019-10-23 07:16:35
（18）FPGA串/并轉(zhuǎn)換的思想1.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）FPGA串/并轉(zhuǎn)換的思想5）結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA（Field
2022-02-23 07:38:28
各位大神是否能用400個(gè)以上I/O口的FPGA芯片，實(shí)現(xiàn)串并轉(zhuǎn)換，一個(gè)串行RS232輸入，將輸入的50個(gè)字節(jié)的數(shù)據(jù)轉(zhuǎn)換控制 50個(gè)8位并行輸出。具體大概應(yīng)該怎么做
2015-07-08 17:19:33
FPGA（Field-Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列）是一種特殊的集成電路，其內(nèi)部結(jié)構(gòu)由大量的可配置邏輯塊和互連線組成。FPGA可以通過(guò)編程來(lái)實(shí)現(xiàn)各種數(shù)字系統(tǒng)功能
2024-01-26 10:03:55
FPGA實(shí)現(xiàn)邏輯函數(shù)用的什么電路結(jié)構(gòu)？
2017-01-01 21:49:23
工作起來(lái)，實(shí)現(xiàn)高覆蓋率的邏輯節(jié)點(diǎn)的翻轉(zhuǎn)，讓其按照規(guī)定的功能工作。因此本研究工作的關(guān)鍵在如何進(jìn)行FPGA電路的程序配置?！ ? FPGA設(shè)計(jì)流程 完整的FPGA 設(shè)計(jì)流程包括邏輯電路設(shè)計(jì)輸入、功能仿真
2011-09-13 09:22:08
現(xiàn)場(chǎng)可編程門陣列（FPGA）作為專用集成電路（ASIC）領(lǐng)域的一種半定制電路，可以根據(jù)設(shè)計(jì)的需要靈活實(shí)現(xiàn)各種接口或者總線的輸出，在設(shè)備端的通信產(chǎn)品中已得到越來(lái)越廣泛的使用。1 FPGA 常用配置方式
2019-07-12 07:00:09
現(xiàn)場(chǎng)可編程門陣列（FPGA）作為專用集成電路（ASIC）領(lǐng)域的一種半定制電路，可以根據(jù)設(shè)計(jì)的需要靈活實(shí)現(xiàn)各種接口或者總線的輸出，在設(shè)備端的通信產(chǎn)品中已得到越來(lái)越廣泛的使用。FPGA
2019-06-14 06:00:00
的C語(yǔ)言程序開發(fā)，好的RTL Coding就是好的硬件結(jié)構(gòu)。2.FPGA設(shè)計(jì)是做串并操作的時(shí)序設(shè)計(jì)？FPGA內(nèi)部硬件之間的通信為多對(duì)多節(jié)點(diǎn)通信，不僅存在無(wú)先后順序的并行邏輯，而且還存在先后順序的串行
2017-11-22 14:35:56
本帖最后由 jiuri1989 于 2012-2-10 11:42 編輯
本系列討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA
2012-02-10 11:40:52
代碼的優(yōu)劣的最終標(biāo)準(zhǔn)是：其描述并實(shí)現(xiàn)的硬件電路的性能，包括面積和速度兩個(gè)方面。評(píng)價(jià)一個(gè)設(shè)計(jì)的代碼水平較高，僅僅是說(shuō)這個(gè)設(shè)計(jì)是由硬件想HDL代碼這種表現(xiàn)形式的轉(zhuǎn)換更加流暢、合理。而一個(gè)設(shè)計(jì)最終性能，在
2021-11-22 10:04:03
代碼的優(yōu)劣的最終標(biāo)準(zhǔn)是：其描述并實(shí)現(xiàn)的硬件電路的性能，包括面積和速度兩個(gè)方面。評(píng)價(jià)一個(gè)設(shè)計(jì)的代碼水平較高，僅僅是說(shuō)這個(gè)設(shè)計(jì)是由硬件想HDL代碼這種表現(xiàn)形式的轉(zhuǎn)換更加流暢、合理。而一個(gè)設(shè)計(jì)最終性能，在更大
2021-07-25 11:09:06
代碼的優(yōu)劣的最終標(biāo)準(zhǔn)是：其描述并實(shí)現(xiàn)的硬件電路的性能，包括面積和速度兩個(gè)方面。評(píng)價(jià)一個(gè)設(shè)計(jì)的代碼水平較高，僅僅是說(shuō)這個(gè)設(shè)計(jì)是由硬件想HDL代碼這種表現(xiàn)形式的轉(zhuǎn)換更加流暢、合理。而一個(gè)設(shè)計(jì)最終性能，在更大
2021-07-26 14:47:48
和串并轉(zhuǎn)換的思想運(yùn)行?！ ?. 硬件原則硬件原則主要針對(duì)HDL代碼編寫而言：Verilog是采用了C語(yǔ)言形式的硬件的抽象，它的本質(zhì)作用在于描述硬件，它的最終實(shí)現(xiàn)結(jié)果是芯片內(nèi)部的實(shí)際電路。所以評(píng)判一段
2021-07-04 14:16:15
代碼的優(yōu)劣的最終標(biāo)準(zhǔn)是：其描述并實(shí)現(xiàn)的硬件電路的性能，包括面積和速度兩個(gè)方面。評(píng)價(jià)一個(gè)設(shè)計(jì)的代碼水平較高，僅僅是說(shuō)這個(gè)設(shè)計(jì)是由硬件想HDL代碼這種表現(xiàn)形式的轉(zhuǎn)換更加流暢、合理。而一個(gè)設(shè)計(jì)最終性能，在
2021-08-10 14:51:33
代碼的優(yōu)劣的最終標(biāo)準(zhǔn)是：其描述并實(shí)現(xiàn)的硬件電路的性能，包括面積和速度兩個(gè)方面。評(píng)價(jià)一個(gè)設(shè)計(jì)的代碼水平較高，僅僅是說(shuō)這個(gè)設(shè)計(jì)是由硬件想HDL代碼這種表現(xiàn)形式的轉(zhuǎn)換更加流暢、合理。而一個(gè)設(shè)計(jì)最終性能，在更大
2021-07-09 14:34:18
和串并轉(zhuǎn)換的思想運(yùn)行。 2. 硬件原則硬件原則主要針對(duì)HDL代碼編寫而言：Verilog是采用了C語(yǔ)言形式的硬件的抽象，它的本質(zhì)作用在于描述硬件，它的最終實(shí)現(xiàn)結(jié)果是芯片內(nèi)部的實(shí)際電路。所以評(píng)判一段
2021-07-09 14:24:42
代碼的優(yōu)劣的最終標(biāo)準(zhǔn)是：其描述并實(shí)現(xiàn)的硬件電路的性能，包括面積和速度兩個(gè)方面。評(píng)價(jià)一個(gè)設(shè)計(jì)的代碼水平較高，僅僅是說(shuō)這個(gè)設(shè)計(jì)是由硬件想HDL代碼這種表現(xiàn)形式的轉(zhuǎn)換更加流暢、合理。而一個(gè)設(shè)計(jì)最終性能，在
2020-08-02 10:45:07
的VHDL程序，并對(duì)程序進(jìn)行編譯并仿真，同時(shí)對(duì)程序的錯(cuò)誤進(jìn)行修改，直到完全通過(guò)編譯和仿真。3、要求對(duì)整體電路進(jìn)行仿真，提供仿真波形圖，并分析結(jié)果用quartus來(lái)做，并行接口，電腦外接實(shí)驗(yàn)箱求VHDL程序和FPGA芯片引腳分配(value)
2016-05-07 12:28:16
并串轉(zhuǎn)換74hc165{:9:}
2013-10-12 14:39:19
用兩塊單片機(jī)來(lái)實(shí)現(xiàn)按鍵控制燈亮，里面要用到并串轉(zhuǎn)換，求解
2015-05-14 15:09:56
通信，該SERDES接口方案具有成本低、靈活性高、研發(fā)周期短等特點(diǎn)?！ ? 硬件接口： 硬件的接口如上圖所示，主要包括發(fā)送與接收模塊?！ “l(fā)送模塊包括8b/10b編碼器，并串轉(zhuǎn)換器，鎖相環(huán)（PLL
2019-05-29 17:52:03
` 本帖最后由 jingzhaojun1986 于 2020-6-12 13:58 編輯
，這個(gè)庫(kù)多用于協(xié)議解析，主要實(shí)現(xiàn)了16進(jìn)制字符串到正常字符串的顯示正常字符串轉(zhuǎn)換為16進(jìn)制字符串`
2020-05-19 11:50:05
單元可以產(chǎn)生不同頻率的移位時(shí)鐘，從而測(cè)量精度可以根據(jù)具體需要進(jìn)行適當(dāng)調(diào)整。5結(jié)束語(yǔ)本基于 FPGA的時(shí)間數(shù)字轉(zhuǎn)換電路設(shè)計(jì)在占用較少芯片資源的前提下，實(shí)現(xiàn)了很高的測(cè)量精度，工作時(shí)數(shù)據(jù)轉(zhuǎn)換速度也在納秒級(jí)
2015-02-02 14:04:52
的實(shí)現(xiàn)方法我們用一個(gè)臺(tái)PC去解碼MP3，然后把信號(hào)發(fā)送到用1位數(shù)模轉(zhuǎn)換（DAC）設(shè)置成的FPGA傷。音頻輸出 我們需要一個(gè)DAC（數(shù)字-模擬轉(zhuǎn)換器）FPGA（數(shù)字）連接到揚(yáng)聲器（模擬）。傳統(tǒng)的做法
2012-03-15 09:55:03
就不是最合適的。本設(shè)計(jì)使用Xilinx 的FPGA 器件，只將UART 的核心功能嵌入到FPGA 內(nèi)部，不但實(shí)現(xiàn)了電路的異步通訊的主要功能，而且使電路更加緊湊、穩(wěn)定、可靠。 1 引 言
2015-02-05 15:33:30
器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物， 是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 簡(jiǎn)而言之， FPGA 就是一個(gè)可以
2022-01-25 06:45:52
1、FPGA開發(fā)板上組合邏輯電路的設(shè)計(jì)實(shí)現(xiàn)在之前的文章中已經(jīng)介紹過(guò)了安路EG4S20 FPGA開發(fā)板以及TD工具的使用，從這篇文章開始，我們將介紹和分享一系列的基礎(chǔ)實(shí)例，期望能幫助大家逐步
2022-07-21 15:38:45
請(qǐng)問(wèn)電壓和頻率、頻率和電壓轉(zhuǎn)換的電路原理是什么，有什么常見的轉(zhuǎn)換電路？
在頻率電壓轉(zhuǎn)換電路中，需要將頻率脈沖或者PWM脈沖進(jìn)行RC濾波實(shí)現(xiàn)輸出電壓的平滑，在濾波之前需要檢測(cè)一定時(shí)間的脈沖數(shù)，請(qǐng)問(wèn)
2024-01-30 14:51:15
能準(zhǔn)確的驅(qū)動(dòng)芯片ADS8320，轉(zhuǎn)換為12位的二進(jìn)制數(shù)。并實(shí)現(xiàn)串并轉(zhuǎn)換的基本功能。
2013-06-28 08:51:56
引言 本文從實(shí)際應(yīng)用的角度出發(fā)，采用FPGA作為主控芯片，設(shè)計(jì)了一款數(shù)字視頻接口轉(zhuǎn)換設(shè)備，該設(shè)備針對(duì)于MT9M111這款數(shù)字圖像傳感器產(chǎn)生的ITU-R BT.656格式數(shù)據(jù)進(jìn)行采集、色彩空間變換
2018-12-11 10:59:36
ADC，用戶可以直接通過(guò)JTAG下載調(diào)試接口讀取電壓和溫度值。但這些單元物理位置固定，靈活性受限，僅限于特定的應(yīng)用。而采用FPGA的LVDS接收器來(lái)實(shí)現(xiàn)ADC，邏輯電路完全在FPGA內(nèi)部實(shí)現(xiàn)，可重新配置，擴(kuò)展性好，需要的外圍器件少，使FPGA能直接進(jìn)行混合信號(hào)處理。
2019-07-04 07:08:30
關(guān)于基于ARM的嵌入式系統(tǒng)中從串配置FPGA的實(shí)現(xiàn)，不看肯定后悔
2021-04-15 06:29:44
基于CPLD/FPGA視頻顏色空間轉(zhuǎn)換電路的設(shè)計(jì)
2013-05-02 12:21:53
簡(jiǎn)單的串并轉(zhuǎn)換怎樣實(shí)現(xiàn)，不用移位寄存器。
2015-12-14 15:39:17
如何使用STM32的USART6串口與FPGA板實(shí)現(xiàn)通信？
2021-12-09 07:23:55
數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長(zhǎng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來(lái)實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外，FPGA和CPLD還可以使用LVDS輸入、簡(jiǎn)單的電阻電容(RC)電路和一些FPGA或CPLD的數(shù)字邏輯單元實(shí)現(xiàn)共模功能，從而構(gòu)建模數(shù)轉(zhuǎn)換器(ADC)。
2019-09-19 06:18:40
本文研究設(shè)計(jì)了一種基于高速隔離芯片的高速串行隔離型ADC。該數(shù)字隔離型ADC頻帶寬，延時(shí)小，穩(wěn)定性高并且電路結(jié)構(gòu)簡(jiǎn)單。利用FPGA作為控制器，很好地實(shí)現(xiàn)了模數(shù)轉(zhuǎn)換和隔離傳輸。
2021-05-06 06:38:57
數(shù)／模轉(zhuǎn)換(D／A)電路，是數(shù)字系統(tǒng)中常用的電路之一，其主要作用是把數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，通常是利用專用的數(shù)／模轉(zhuǎn)換(D／A)芯片來(lái)實(shí)現(xiàn)的。AD7543是Analog Device公司生產(chǎn)的的12
2019-08-01 06:19:16
(SPRAM) 、 FIFO 等。6. 串并轉(zhuǎn)換設(shè)計(jì)技巧串并轉(zhuǎn)換是 FPGA 設(shè)計(jì)的一個(gè)重要技巧，它是數(shù)據(jù)流處理的常用手段，也是面積與速度互換思想的直接體現(xiàn)。串并轉(zhuǎn)換的實(shí)現(xiàn)方法多種多樣，根據(jù)數(shù)據(jù)的排序
2020-09-18 10:32:44
基于ARM的嵌入式系統(tǒng)從串配置FPGA的實(shí)現(xiàn)
2021-03-03 06:16:30
數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長(zhǎng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來(lái)實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外，FPGA和CPLD還可以使用LVDS輸入、簡(jiǎn)單的電阻電容(RC)電路和一些FPGA或CPLD的數(shù)字邏輯單元實(shí)現(xiàn)共模功能，從而構(gòu)建模數(shù)轉(zhuǎn)換器(ADC)。
2019-08-19 06:15:33
怎么用labview編程來(lái)實(shí)現(xiàn)74HC595電路（看附圖）串轉(zhuǎn)并輸出。如果我想讓0.0輸出為1,其他（0.1,0.2等）輸出為0。
2014-02-09 23:07:49
如何用EEPROM對(duì)大容量FPGA芯片數(shù)據(jù)實(shí)現(xiàn)串行加載？如何設(shè)計(jì)并－串轉(zhuǎn)換時(shí)序？
2021-04-29 07:13:12
現(xiàn)在有個(gè)課題需要要用FPGA或者DSP處理DICOM文件但是需要將DICOM轉(zhuǎn)換為數(shù)據(jù)流的形式才可在板子里操作并且是將DICOM的所有信息全部讀取包括圖像信息和病患信息等最后還需要將數(shù)據(jù)還原成
2015-04-16 23:27:25
每塊板子都可以進(jìn)行并串和串并的轉(zhuǎn)換，但是在串并轉(zhuǎn)換時(shí)候，2塊板子的時(shí)鐘相位不同步，怎么解決？
2014-03-30 20:48:24
簡(jiǎn)單的串并轉(zhuǎn)換怎樣實(shí)現(xiàn)，不用移位寄存器。
2015-12-14 15:38:11
簡(jiǎn)單的串并轉(zhuǎn)換怎樣實(shí)現(xiàn)，不用移位寄存器。
2015-12-14 15:37:32
“1000” 轉(zhuǎn)換成“0318”“100000”轉(zhuǎn)換成“186A0” 怎么實(shí)現(xiàn)？ 意思是把10進(jìn)制轉(zhuǎn)換成16進(jìn)制 但不是真的10進(jìn)制或16進(jìn)制，而是字符串。
2019-10-23 22:08:20
本文推導(dǎo)出一種適合在FPGA上實(shí)現(xiàn)從RGB到Y(jié)CbCr。顏色空間變換的新算法，采用單片FPGA完成電路設(shè)計(jì)，利用FPGA內(nèi)嵌DSP核實(shí)現(xiàn)乘法運(yùn)算，提高了轉(zhuǎn)換算法的運(yùn)行速度。
2021-04-29 06:57:57
，數(shù)字控制信號(hào)經(jīng)過(guò) DA轉(zhuǎn)換后輸出模擬控制電壓到后端控制電路，實(shí)現(xiàn)對(duì)七路溫度的閉環(huán)控制。 4.FPGA與外圍電路之間的通信接口 FPGA與外圍電路之間的通信接口主要包括與溫度傳感器，DSP，232接口
2020-08-19 09:29:48
，同時(shí)為它設(shè)計(jì)了驅(qū)動(dòng)接口電路。由于AD7862不能自動(dòng)工作，需要給它提供相關(guān)的驅(qū)動(dòng)信號(hào)才能觸發(fā)它進(jìn)行轉(zhuǎn)換，本文用FPGA芯片給它做一個(gè)接口驅(qū)動(dòng)電路，并詳細(xì)的介紹了驅(qū)動(dòng)電路程序的設(shè)計(jì)，設(shè)計(jì)的電路為
2019-05-21 05:00:10
比較流行的大規(guī)模集成電路Verilog開發(fā)語(yǔ)言。系統(tǒng)軟件功能實(shí)現(xiàn)了A/D控制模塊、語(yǔ)音編碼控制模塊、并串轉(zhuǎn)換控制模塊、串并轉(zhuǎn)換控制模塊、D/A控制模塊、語(yǔ)音解碼控制模塊和反向數(shù)據(jù)的收發(fā)控制模塊。
2019-07-17 07:43:08
引言 本文從實(shí)際應(yīng)用的角度出發(fā)，采用FPGA作為主控芯片，設(shè)計(jì)了一款數(shù)字視頻接口轉(zhuǎn)換設(shè)備。 該設(shè)備針對(duì)于MT9M111這款數(shù)字圖像傳感器產(chǎn)生的ITU-R BT.656格式數(shù)據(jù)進(jìn)行采集、色彩空間
2019-05-05 09:29:33
LED先并后串和先串后并的區(qū)別,可能還要串電阻的這個(gè)兩個(gè)電路有啥區(qū)別呢，在什么情況下可以通用呢
2018-03-22 09:15:18
數(shù)模轉(zhuǎn)換器可以將一個(gè)二進(jìn)制數(shù)字量轉(zhuǎn)換成與該數(shù)字量成正比的電壓值，可應(yīng)用于可編程電壓源、波形發(fā)生器等。本文采用數(shù)字化技術(shù)，用FPGA 實(shí)現(xiàn)了一個(gè)簡(jiǎn)單的一階8 位Σ-Δ 型DAC，
2009-08-21 11:18:34
27 以太網(wǎng)到多路E1適配電路設(shè)計(jì)及FPGA實(shí)現(xiàn)
摘要：介紹了一種基于現(xiàn)場(chǎng)可編程門陣列（FPGA）的以太網(wǎng)數(shù)據(jù)-多路E1反向復(fù)用器同步電路設(shè)計(jì)，分析了FPGA具體實(shí)現(xiàn)過(guò)程中的一些常
2009-11-13 20:59:0022 文章提出了一種采用A ltera 公司的Cyclone 系列EP1C6F256C8 FPGA 芯片設(shè)計(jì)SD 轉(zhuǎn)換器的硬件電路的方法, 并以一個(gè)加海明窗的160 階F ir 低通數(shù)字濾波器進(jìn)行數(shù)字信號(hào)處理, 設(shè)計(jì)經(jīng)軟件仿真和
2010-09-14 16:37:2022 利用FPGA 設(shè)計(jì)一個(gè)類似點(diǎn)陣LCD 顯示的VGA 顯示控制器，可實(shí)現(xiàn)文字及簡(jiǎn)單的圖表顯示。工作時(shí)只需將要顯示內(nèi)容轉(zhuǎn)換成對(duì)應(yīng)字模送入FPGA，即可實(shí)現(xiàn)相應(yīng)內(nèi)容的顯示。關(guān)鍵詞：FPGA
2010-09-22 10:17:23137 介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來(lái)完成分辨率為738×575 的PAL 制數(shù)字視頻信號(hào)到800×600 的VGA 格式轉(zhuǎn)換的實(shí)現(xiàn)方法。關(guān)鍵詞: 圖像放大; PAL; VGA; FPGA
目前, 絕大多數(shù)監(jiān)
2010-09-22 10:29:16174 為了滿足某測(cè)控平臺(tái)的設(shè)計(jì)要求，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計(jì)、關(guān)鍵模塊及軟件
2010-09-30 16:49:3043 介紹了AES中,SubBytes算法在FPGA的具體實(shí)現(xiàn).構(gòu)造SubBytes的S-Box轉(zhuǎn)換表可以直接查找ROM表來(lái)實(shí)現(xiàn).通過(guò)分析SubBytes算法得到一種可行性硬件邏輯電路,從而實(shí)現(xiàn)SubBytes變換的功能.
2010-11-09 16:42:4825 分析了視頻轉(zhuǎn)換中的關(guān)鍵技術(shù)，即，視頻掃描轉(zhuǎn)換和視頻圖像處理的基本原理，并給出了一種實(shí)際的實(shí)現(xiàn)方案，構(gòu)建了以FPGA為控制核心的視頻轉(zhuǎn)換硬件系統(tǒng)。利用FPGA對(duì)整個(gè)系統(tǒng)進(jìn)行
2009-05-05 20:37:16946 
基于AD7543和FPGA的數(shù)/模轉(zhuǎn)換電路設(shè)計(jì)
引 言
數(shù)／模轉(zhuǎn)換(D／A)電路，是數(shù)字系統(tǒng)中常用的電路之一，其主要作用是把數(shù)字信號(hào)轉(zhuǎn)換成模擬信
2009-11-17 09:57:191843 用FPGA實(shí)現(xiàn)音頻采樣率的轉(zhuǎn)換
如今，即使低成本FPGA也能提供遠(yuǎn)遠(yuǎn)大于DSP的計(jì)算能力。目前的FPGA包含專用乘法器甚至DSP乘法/累加(MAC)模塊，能以550MHz以上的時(shí)鐘速度處理
2010-03-01 10:50:053788 
根據(jù)FPGA的∑-Δ D/A轉(zhuǎn)換器的設(shè)計(jì)與實(shí)現(xiàn)策略摘要：數(shù)模轉(zhuǎn)換器可以將一個(gè)二進(jìn)制數(shù)字量轉(zhuǎn)換成與該數(shù)字量成正比的電壓值，可應(yīng)用于可
2010-04-21 15:45:511251 
摘要：為了實(shí)現(xiàn)高速HDLC通訊協(xié)議，設(shè)計(jì)了DSP+FPGA結(jié)構(gòu)的485通訊接口，接口包括DSP、FPGA、485轉(zhuǎn)換等硬件電路，以及DSP與FPGA之間的數(shù)據(jù)交換程序和FPGA內(nèi)部狀態(tài)機(jī)；其中DSP用于實(shí)現(xiàn)數(shù)據(jù)控制，FPGA用于實(shí)現(xiàn)HDLC通訊協(xié)議，DSP與FPGA之間采用XINTF方式，通過(guò)雙FI
2011-02-25 17:24:3498 基于FPGA的RS485_USB轉(zhuǎn)換器設(shè)計(jì)與實(shí)現(xiàn)_李勛
2017-01-12 22:42:381 塊的連接方式。編譯VI時(shí)編譯工具將FPGA VI轉(zhuǎn)換為FPGA電路。 注： 本主題包含底層FPGA的實(shí)現(xiàn)概述。理解上述概念并非為入門LabVIEW FPGA模塊的必需要求，但對(duì)于用戶創(chuàng)建更為有效的FPGA VI可能有所幫助。 下圖為邏輯塊、I/O塊和FPGA上可編程連線間的關(guān)系示意圖。
2017-11-18 05:57:01729 
數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長(zhǎng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來(lái)實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外，FPGA和CPLD還可以使用LVDS輸入、簡(jiǎn)單的電阻電容(RC)電路和一些FPGA或CPLD的數(shù)字邏輯單元實(shí)現(xiàn)共模功能，從而構(gòu)建模數(shù)轉(zhuǎn)換器(ADC)。
2018-04-26 11:53:001121 
介紹了一種用FPGA實(shí)現(xiàn)對(duì)高速A／D轉(zhuǎn)換芯片的控制電路，討論了這一控制電路設(shè)計(jì)思想，提出了更好地解決高速A／D采樣與較慢速的單片機(jī)數(shù)據(jù)處理間矛盾的鏈接方法。
2018-09-21 17:00:2926 來(lái)自ADI公司和Xilinx公司的專家共同展示兩種JESD204B A/D轉(zhuǎn)換器轉(zhuǎn)FPGA設(shè)置，同時(shí)介紹其實(shí)現(xiàn)技巧。
2019-06-21 06:01:002084 本文檔的主要內(nèi)容詳細(xì)介紹的是DDS的FPGA實(shí)現(xiàn)電路原理圖免費(fèi)下載。
2020-10-22 12:07:1726 利用FPGA處理數(shù)據(jù)量大、處理速度快，結(jié)合CMOS圖像傳感器MT9M001和BayerCFA格式圖像的特點(diǎn)，設(shè)計(jì)一種基于FPGA的圖像數(shù)據(jù)轉(zhuǎn)換處理系統(tǒng)，提出用硬件實(shí)現(xiàn)Bayer格式到RGB格式轉(zhuǎn)換
2021-01-25 16:04:136 的。本設(shè)計(jì)使用Xilinx的FPGA器件，只將UART的核心功能嵌入到FPGA內(nèi)部，不但實(shí)現(xiàn)了電路的異步通訊的主要功能，而且使電路更加緊湊、穩(wěn)定、可靠。
2021-04-27 14:07:258 （18）FPGA串/并轉(zhuǎn)換的思想1.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）FPGA串/并轉(zhuǎn)換的思想5）結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA（Field
2021-12-29 19:40:562 XILINX FPGA LCD至VGA轉(zhuǎn)換器資料（含電路圖）
2022-01-25 10:28:015
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論