隨著社會經濟的高速發展，由車輛大幅增加而帶來的交通問題日趨嚴重。因此，作為交通監管系統的重要組成部分，交通信號燈在協調人、車、路的關系時發揮著巨大的作用。

EDA(Electronic Design Automation，電子設計自動化)是依靠功能強大的計算機，對以硬件描述語言HDL(Hardware Description Langu age)為系統邏輯描述手段完成的設計文件加以處理，自動實現既定的電子線路系統功能的一種技術。利用EDA技術進行電子系統設計的最終目標是完成專用集成電路ASIC(Application Specific Integrated Circuit)的設計和實現。ASIC作為最終的物理平臺，集中容納了用戶通過EDA技術將電子應用系統的既定功能和技術指標具體實現的硬件實體。現場可編程門陣列FPGA(Field Programmahie Gate Array)是實現這一途徑的主流器件，其特點是具有極大的靈活性和通用性，開發效率高，成本低，技術維護簡單，工作可靠性好。

1 設計要求

1．1 應用背景

有一條主干道和一條支干道的匯合點形成十字交叉路口，主干道為東西向，支干道為南北向。為確保車輛安全、迅速地通行，在交叉道口的每個入口處設置了紅、綠、黃3色信號燈及左轉向燈，如圖1所示。

1．2 要求

(1)主干道綠燈亮時，支干道紅燈亮，反之亦然，兩者交替允許通行。主干道每次放行40 s，支干道每次放行30 s。每次綠燈亮，前10 s為左轉燈亮，后5 s為黃燈亮。余下為直行燈亮。
(2)能實現正常的倒計時顯示功能。
(3)能實現總體清零功能：計數器由初始狀態開始計數，對應狀態的指示燈亮。

2 系統狀態分析

對設計要求進行分析可知，主、支干道交通燈變化順序應如圖2所示。

狀態轉換如表1所示。

?

3 系統結構設計

根據要求，系統結構圖設計如圖3所示。時鐘脈沖由分頻器對晶振脈沖進行分頻產生。主控制器接收時鐘信號，并據此進行狀態轉換，同時輸出各狀態的時間。信號燈控制器根據主控制器產生的狀態量對主、支干道信號燈進行控制。由于主控制器輸出的時間信號為實數類型，因此還需設計分位器將其轉換為兩組BCD碼分別送至數碼管顯示。

?

4 VHDL設計實現

為便于系統實現，采用VHDL語言對各個模塊進行設計。主控制器為一計數器，輸入信號為秒脈沖，以70為一個周期，計數到1后，在下一個時鐘信號來到時，計數器復位，開始下一輪計數，如此往復。系統復位信號reset可使計數器從任意狀態復位至狀態S0，并重新開始計數。下面是主控制器的VHDL文件。其中clk和rst是時鐘和復位信號，state表示當前狀態，seg7a、seg7b分別表示主、支干道倒計時時間，temp為內置變量。

?

5 結果仿真

通過QuartusⅡ軟件將各模塊連接，進行編譯、仿真，各模塊可正常工作。分配引腳后，將配置文件下載至KX_7C5TP型FPGA開發板，系統運行正常，驗證了整個設計的正確性，仿真結果如圖4，圖5所示。

?

6 結語

從上述設計可以看出，利用FPGA進行交通信號燈控制系統的設計，使得設計者的工作僅限于利用軟件的方式，即利用硬件描述語言和EDA軟件來完成對系統硬件功能的設計，這不僅提高了設計的靈活性，也便于設計者對信號燈的定周控制時間進行修改。