新型集成數(shù)字解調(diào)器和JESD204B接口的超聲模擬前端

摘要：本文介紹了一種基于數(shù)字解調(diào)器和JESD204B接口的多通道超聲系統(tǒng)接收方案。該方案大量地降低了模擬前端(AFE)的輸出數(shù)據(jù)率，同時(shí)減少了模擬前端和數(shù)字電路之間的物理連線數(shù)目高達(dá)80%。另外，采用該種方案的超聲系統(tǒng)可以實(shí)現(xiàn)更多目標(biāo)，比如采用成本更低且計(jì)算效率較低的現(xiàn)場(chǎng)可編程門陣列(FPGA)、通過使用軟件波束合成和更高階多波束處理可以實(shí)現(xiàn)實(shí)時(shí)4D和高級(jí)影像模式。

簡介:
隨著醫(yī)療超聲在醫(yī)學(xué)診斷領(lǐng)域的廣泛應(yīng)用，醫(yī)生對(duì)超聲系統(tǒng)的圖像質(zhì)量有了越來越高的要求，而提高圖像質(zhì)量的最重要指標(biāo)之一就是提高接收通道的信噪比。接收通道數(shù)每增加一倍，理論上來說信噪比可以提高3dB，所以提高信噪比的一個(gè)最簡單有效的辦法就是增加通道數(shù)。目前128通道已經(jīng)成為中高端醫(yī)療超聲設(shè)備的主流配置，而192或者更多通道數(shù)會(huì)是高端設(shè)備的一個(gè)趨勢(shì)。隨著通道數(shù)的增加，模擬前端和后端數(shù)字處理部分之間的數(shù)據(jù)量和物理連線急劇增加，使得數(shù)字電路器件的端口數(shù)量、處理能力、成本以及整個(gè)接收電路設(shè)計(jì)復(fù)雜度，功耗也相應(yīng)地水漲船高。目前的超聲系統(tǒng)基本采用射頻(RF)波束合成的方法，輸出的數(shù)據(jù)量完全由模數(shù)轉(zhuǎn)換器(ADC)的分辨率、采樣速率以及通道數(shù)目決定；同時(shí)超聲模擬前端(AFE)通常使用低電壓差分信號(hào)(LVDS)輸出接口，一個(gè)8通道的AFE需要8對(duì)LVDS數(shù)據(jù)線加上位時(shí)鐘和幀時(shí)鐘各一對(duì)。對(duì)于一個(gè)128通道以上的系統(tǒng)而言，數(shù)據(jù)量和物理連線非常可觀。

本文提出了一種基于數(shù)字解調(diào)器和JESD204B的AFE前端的超聲系統(tǒng)接收通道設(shè)計(jì)方案，有效地解決了上面提及的大數(shù)據(jù)量和復(fù)雜物理連接給系統(tǒng)帶來的設(shè)計(jì)困難。

系統(tǒng)架構(gòu)
超聲系統(tǒng)由超聲探頭(換能器)、發(fā)射電路、接收電路、后端數(shù)字處理電路、控制電路和顯示模塊等組成。圖1是128通道的基于JESD204B超聲系統(tǒng)發(fā)射和接收通道的框圖。數(shù)字處理部分，通常是在線可編程邏輯陣列(FPGA)，會(huì)根據(jù)系統(tǒng)當(dāng)前的配置和控制參數(shù)，產(chǎn)生相應(yīng)的發(fā)射波形，通過發(fā)射電路中的驅(qū)動(dòng)和高壓電路產(chǎn)生高壓來激勵(lì)超聲探頭的換能器，通常是壓電陶瓷，換能器將電壓信號(hào)轉(zhuǎn)換為超聲波進(jìn)入人體，同時(shí)接收人體產(chǎn)生的回波轉(zhuǎn)換成電壓信號(hào)并傳輸至發(fā)射接收切換電路，發(fā)射接收切換電路的主要目的是防止發(fā)射高壓損壞低壓的接收模擬前端。模擬前端將輸入模擬信號(hào)進(jìn)行調(diào)理，放大，濾波，由AFE所帶的ADC轉(zhuǎn)換成數(shù)字信號(hào)，通過JESD204B高速接口送到后端數(shù)字部分進(jìn)行相應(yīng)處理，并最終生成超聲圖像。該系統(tǒng)的接收通道由128通道的發(fā)送接收切換電路，16片帶數(shù)字解調(diào)器和JESD204B接口的8通道集成AFE以及一片帶JESD204B接口的FPGA組成。

圖1. 128通道超聲發(fā)射接收電路框圖

AD9671：集成數(shù)字解調(diào)器和JESD204B接口的8通道超聲AFE
本文介紹的超聲系統(tǒng)接收電路中，選擇使用美國ADI 公司的8通道集成數(shù)字解調(diào)器和JESD204B接口的超聲模擬前端AD9671芯片。它內(nèi)置8通道的可變?cè)鲆娣糯笃?/u>(VGA)、低噪聲放大器(LNA)、具有可編程相位旋轉(zhuǎn)和諧波抑制功能的連續(xù)波(CW) I/Q解調(diào)器、抗混疊濾波器(AAF)、14位模數(shù)轉(zhuǎn)換器(ADC)、用于處理數(shù)據(jù)和降低帶寬的數(shù)字解調(diào)器和抽取器，以及JESD204B接口。圖2為AD9671的功能框圖。

新型集成數(shù)字解調(diào)器和JESD204B接口的超聲模擬前端

圖2. AD9671功能框圖

數(shù)字解調(diào)器
數(shù)字解調(diào)器由基帶解調(diào)器和包含低通濾波器的基帶抽取器組成。基帶解調(diào)器將ADC輸出的RF信號(hào)通過正交解調(diào)轉(zhuǎn)換成I/Q信號(hào)，基帶抽取器將通過設(shè)置低通濾波器的帶寬濾除高頻信號(hào)，選擇保留對(duì)超聲圖像有用的信號(hào)。圖3是數(shù)字解調(diào)器的框圖。

新型集成數(shù)字解調(diào)器和JESD204B接口的超聲模擬前端

圖3. 數(shù)字解調(diào)器框圖

JESD204B接口
AD9671的數(shù)字輸出接口完全遵循JESD204B，數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)。AD9671的JESD204B接口可以靈活地支持1線、2線和4線模式與后端數(shù)字處理部分的FPGA進(jìn)行相連，最大可以輸出5.0 Gbps的數(shù)據(jù)率。

閱讀全文

12 下一頁全文

本文導(dǎo)航

第 1 頁：新型集成數(shù)字解調(diào)器和JESD204B接口的超聲模擬前端
第 2 頁：系統(tǒng)設(shè)計(jì)與應(yīng)用

數(shù)字解調(diào)器(8384) 數(shù)字解調(diào)器(8384)

評(píng)論

相關(guān)推薦

5G無線測(cè)試儀高通道數(shù)JESD204B時(shí)鐘生成參考設(shè)計(jì)

JESD204B 同步時(shí)鐘。此設(shè)計(jì)可提供多通道 JESD204B 時(shí)鐘，采用 TI LMK04828 時(shí)鐘抖動(dòng)清除器和帶有集成式 VCO 的 LMX2594 寬帶 PLL，能夠?qū)崿F(xiàn)低于 10ps 的時(shí)鐘間偏差。此

2018-10-15 15:09:38

JESD204接口簡介

。圖3：第二（當(dāng)前）版——JESD204B在JESD204標(biāo)準(zhǔn)之前的兩個(gè)版本中，沒有確保通過接口的確定延遲相關(guān)的條款。JESD204B修訂版通過提供一種機(jī)制，確保兩個(gè)上電周期之間以及鏈路重新同步期間

2019-05-29 05:00:03

JESD204C的標(biāo)準(zhǔn)和新變化

的選項(xiàng)。完整的JESD204C規(guī)范可通過 JEDEC獲得。　　本入門文章由兩部分組成，旨在介紹JESD204C標(biāo)準(zhǔn)，著重說明其與JESD204B的不同之處，并詳細(xì)闡明為達(dá)成上述目標(biāo)、提供對(duì)用戶更友好的接口

2021-01-01 07:44:26

JESD204標(biāo)準(zhǔn)解析

，CML輸出驅(qū)動(dòng)器的效率開始占優(yōu)。CML的優(yōu)點(diǎn)是：因?yàn)閿?shù)據(jù)的串行化，所以對(duì)于給定的分辨率，它需要的輸出對(duì)數(shù)少于LVDS和CMOS驅(qū)動(dòng)器。JESD204B接口規(guī)范所說明的CML驅(qū)動(dòng)器還有一個(gè)額外的優(yōu)勢(shì)

2019-06-17 05:00:08

JESD204B 串行鏈路的均衡器優(yōu)化

`描述采用均衡技術(shù)可以有效地補(bǔ)償數(shù)據(jù)轉(zhuǎn)換器的 JESD204B 高速串行接口中的信道損耗。此參考設(shè)計(jì)采用了 ADC16DX370 雙 16 位 370 MSPS 模數(shù)轉(zhuǎn)換器 (ADC)，該轉(zhuǎn)換器利用

2015-05-11 10:40:44

JESD204B接口標(biāo)準(zhǔn)信息理解

作者：Ken C在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計(jì)系統(tǒng)時(shí)，我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息，這些器件使用該協(xié)議與 FPGA 通信。此外，我還在

2018-09-13 14:21:49

JESD204B中的確定延遲到底是什么？它是否就是轉(zhuǎn)換器的總延遲？

什么是8b/10b編碼，為什么JESD204B接口需使用這種編碼？怎么消除影響JESD204B鏈路傳輸?shù)囊蛩兀?b class="flag-6" style="color: red">JESD204B中的確定延遲到底是什么？它是否就是轉(zhuǎn)換器的總延遲？JESD204B如何使用結(jié)束位？結(jié)束位存在的意義是什么？如何計(jì)算轉(zhuǎn)換器的通道速率？什么是應(yīng)用層，它能做什么？

2021-04-13 06:39:06

JESD204B串行接口時(shí)鐘的優(yōu)勢(shì)

摘要隨著數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率越來越高，JESD204B 串行接口已經(jīng)越來越多地廣泛用在數(shù)模轉(zhuǎn)換器上，其對(duì)器件時(shí)鐘和同步時(shí)鐘之間的時(shí)序關(guān)系有著嚴(yán)格需求。本文就重點(diǎn)講解了JESD204B 數(shù)模轉(zhuǎn)換器

2019-06-19 05:00:06

JESD204B串行數(shù)據(jù)鏈路接口問題

MS-2503: 消除影響JESD204B鏈路傳輸?shù)囊蛩?/div>

2019-09-20 08:31:46

JESD204B偶爾失鎖的情況

使用AD6688時(shí)遇到一個(gè)JESD204B IP核問題。參考時(shí)鐘為156.25MHz，參數(shù)L=2，F(xiàn)=2，K=32，線速率為6.25Gbps，使用的為SYSREF always中的每個(gè)SYSREF都

2019-04-11 21:12:09

JESD204B協(xié)議介紹

在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計(jì)系統(tǒng)時(shí)，我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息，這些器件使用該協(xié)議與 FPGA 通信。此外，我還在 E2E 上的該

2022-11-21 07:02:17

JESD204B協(xié)議有什么特點(diǎn)？

在使用最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計(jì)系統(tǒng)時(shí)，我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息，這些器件使用該協(xié)議與 FPGA 通信。那么在解決 ADC 至 FPGA

2021-04-06 06:53:56

JESD204B是什么工作原理？控制字符是什么？

JESD204B的工作原理JESD204B的控制字符

2021-04-06 06:01:20

JESD204B生存指南

JESD204B生存指南

2019-05-28 12:08:12

JESD204B的優(yōu)勢(shì)

的是 JESD204B 接口將如何簡化設(shè)計(jì)流程。與 LVDS 及 CMOS 接口相比，JESD204B 數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)可提供一些顯著的優(yōu)勢(shì)，包括更簡單的布局以及更少的引腳數(shù)。因此它能獲得工程師

2022-11-23 06:35:43

JESD204B的常見疑問解答

的任務(wù)。問：JESD204B中的確定延遲到底是什么？它是否就是轉(zhuǎn)換器的總延遲？答：ADC的總延遲表示其輸入一個(gè)模擬樣本、處理、并從器件輸出數(shù)字信號(hào)所需的時(shí)間。類似地，DAC的總延遲表示從數(shù)字

2024-01-03 06:35:04

JESD204B的系統(tǒng)級(jí)優(yōu)勢(shì)

PCB 布局有多大幫助的實(shí)例；高靈活布局：JESD204B 對(duì)畸變要求低，可實(shí)現(xiàn)更遠(yuǎn)的傳輸距離。這有助于將邏輯器件部署在距離數(shù)據(jù)轉(zhuǎn)換器更遠(yuǎn)的位置，以避免對(duì)靈敏模擬器件產(chǎn)生影響；滿足未來需求：該接口能夠

2018-09-18 11:29:29

JESD204B轉(zhuǎn)換器的確定性延遲解密

所需的時(shí)間。該時(shí)間通常以分辨率為幀時(shí)鐘周期或以器件時(shí)鐘進(jìn)行測(cè)量。JESD204B的確定性延遲規(guī)格沒有考慮到ADC模擬前端內(nèi)核或DAC后端模擬內(nèi)核的情況。它只基于輸入和輸出 JESD204B數(shù)字幀

2018-10-15 10:40:45

JESD204B高速串行接口鏈路的均衡器優(yōu)化參考設(shè)計(jì)包括原理圖,物料清單及參考指南

in JESD204B high speed serial interfaces for data converters. This reference design features the ADC16DX370, a

2018-08-09 08:40:10

jesd204B調(diào)試經(jīng)驗(yàn)有哪些？注意事項(xiàng)是什么？

jesd204B調(diào)試經(jīng)驗(yàn)有哪些？注意事項(xiàng)是什么？

2021-06-21 06:05:50

jesd204b

我最近嘗試用arria 10 soc實(shí)現(xiàn)與ad9680之間的jesd204B協(xié)議，看了很多資料，卻依然感覺無從下手，不知道哪位大神設(shè)計(jì)過此協(xié)議，希望可以請(qǐng)教一番，在此先謝過。

2017-12-13 12:47:27

jesd204b ip核支持的線速率

因?qū)嶋H需求，本人想使用JESD204b的ip核接收ADC發(fā)送過來的數(shù)據(jù)，ADC發(fā)送的數(shù)據(jù)鏈路速率是15gbps, 廠家說屬于204b標(biāo)準(zhǔn)。我看到jesd204b的ip核標(biāo)準(zhǔn)最大是12.5gbps，但是支持的支持高達(dá)16.375 Gb/s的非標(biāo)準(zhǔn)線速率。請(qǐng)問我可以使用這個(gè)IP核接收ADC的數(shù)據(jù)嗎？

2020-08-12 09:36:39

AD9164 JESD204B接口的傳輸層是如何對(duì)I/Q數(shù)據(jù)進(jìn)行映射的？

AD9164 JESD204B接口的傳輸層是如何對(duì)I/Q數(shù)據(jù)進(jìn)行映射的

2023-12-04 07:27:34

FPGA高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B接口應(yīng)用場(chǎng)景

。與LVDS及CMOS接口相比，JESD204B數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)可提供一些顯著的優(yōu)勢(shì)，比如更簡單的布局以及更少的引腳數(shù)。也因此它獲得了更多工程師的青睞和關(guān)注，它具備如下系統(tǒng)級(jí)優(yōu)勢(shì)：1、更小的封裝尺寸

2019-12-03 17:32:13

FPGA高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B接口應(yīng)用場(chǎng)景

一，JESD204B應(yīng)用的優(yōu)缺點(diǎn)接觸過FPGA高速數(shù)據(jù)采集設(shè)計(jì)的朋友，應(yīng)該會(huì)聽過新術(shù)語“JESD204B”。這是一種新型的基于高速SERDES的ADC/DAC數(shù)據(jù)傳輸接口。隨著ADC/DAC的采樣

2019-12-04 10:11:26

Kintex 7上的JESD204b標(biāo)準(zhǔn)中的ADC輸出接口

嗨，我必須在Kintex 7上導(dǎo)入為Virtex 6開發(fā)的代碼，以便將JESD204B標(biāo)準(zhǔn)中的ADC輸出接口。我修改了代碼和ucf文件，以便在演示板MC705上實(shí)現(xiàn)它。Synthesize

2020-05-21 14:22:21

ad9680 JESD204B接口rx_sync信號(hào)同步和失鎖周期性出現(xiàn)怎么解決？

使用AD9680時(shí)遇到一個(gè)問題，AD9680采樣率為1Gsps，JESD204B IP核的GTX參考時(shí)鐘為250MHz，參數(shù)L=4，F(xiàn)=2，K=32，線速率為10Gbps，使用的為SYSREF

2023-12-12 08:03:49

ad9680 JESD204B接口同步信號(hào)RX_SYNC失鎖請(qǐng)問怎么解決？

2018-08-08 07:50:35

一文讀懂JESD204B標(biāo)準(zhǔn)系統(tǒng)

JESD204B到底是什么呢？是什么導(dǎo)致了JESD204B標(biāo)準(zhǔn)的出現(xiàn)？什么是JESD204B標(biāo)準(zhǔn)？為什么關(guān)注JESD204B接口？

2021-05-24 06:36:13

串行LVDS和JESD204B的對(duì)比

時(shí)鐘成為可能。總結(jié)JESD204B工業(yè)串行接口標(biāo)準(zhǔn)降低了高速數(shù)據(jù)轉(zhuǎn)換器和FPGA以及其他器件之間的數(shù)字輸入和輸出通道數(shù)。更少的互連可以簡化布局布線并讓設(shè)計(jì)出更小的尺寸成為可能（見圖4）。這些優(yōu)勢(shì)對(duì)很多

2019-05-29 05:00:04

以JESD204B subclass1來討論時(shí)鐘的時(shí)序需要以及TI時(shí)鐘芯片方案的實(shí)現(xiàn)

JESD204B就顯得極其重要。下圖是典型的JESD204B系統(tǒng)的系統(tǒng)連接： Device Clock是器件工作的主時(shí)鐘，一般在數(shù)模轉(zhuǎn)換器里為其采樣時(shí)鐘或者整數(shù)倍頻的時(shí)鐘，其協(xié)議本身的幀和多幀的時(shí)鐘

2019-12-17 11:25:21

使用AD9163的時(shí)候遇到JESD204B的SYNC信號(hào)周期性拉低如何解決？

我在使用AD9163的時(shí)候遇到JESD204B的SYNC信號(hào)周期性拉低。通過讀寄存器值如圖，發(fā)現(xiàn)REG470和REG471都為0xFF，而REG472始終為0.不知有誰知道是什么原因？該如何解

2023-12-04 07:30:17

關(guān)于JESD204B接口你想知道的都在這

關(guān)于JESD204B接口你想知道的都在這

2021-09-29 06:56:22

在Xilinx FPGA上快速實(shí)現(xiàn)JESD204B

具有可重復(fù)的確定性延遲。隨著轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。此外，F(xiàn)PGA和ASIC中靈活的串行器/解串器(SERDES)設(shè)計(jì)正逐步

2018-10-16 06:02:44

基于高速串行數(shù)字技術(shù)的JESD204B鏈路延時(shí)設(shè)計(jì)

描述JESD204B 鏈路是數(shù)據(jù)轉(zhuǎn)換器數(shù)字接口的最新趨勢(shì)。這些鏈路利用高速串行數(shù)字技術(shù)提供很大的益處（包括增大的信道密度）。此參考設(shè)計(jì)解決了其中一個(gè)采用新接口的挑戰(zhàn)：理解并設(shè)計(jì)鏈路延遲。一個(gè)示例實(shí)現(xiàn)

2018-11-21 16:51:43

如何去實(shí)現(xiàn)JESD204B時(shí)鐘？

JESD204B數(shù)模轉(zhuǎn)換器的時(shí)鐘規(guī)范是什么？JESD204B數(shù)模轉(zhuǎn)換器有哪些優(yōu)勢(shì)？如何去實(shí)現(xiàn)JESD204B時(shí)鐘？

2021-05-18 06:06:10

如何讓JESD204B在FPGA上工作？FPGA對(duì)于JESD204B需要多少速度？

的模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)支持最新的JESD204B串行接口標(biāo)準(zhǔn)，出現(xiàn)了FPGA與這些模擬產(chǎn)品的最佳接口方式問題。FPGA一直支持千兆串行/解串(SERDES)收發(fā)器。然而在過去，大多數(shù)ADC

2021-04-06 09:46:23

如何采用系統(tǒng)參考模式設(shè)計(jì)JESD204B時(shí)鐘

LMK04821系列器件為該話題提供了很好的范例研究素材，因?yàn)樗鼈兪歉咝阅艿碾p環(huán)路抖動(dòng)清除器，可在具有器件和SYSREF時(shí)鐘的子類1時(shí)鐘方案里驅(qū)動(dòng)多達(dá)七個(gè)JESD204B轉(zhuǎn)換器或邏輯器件。圖1是典型

2022-11-18 06:36:26

寬帶數(shù)據(jù)轉(zhuǎn)換器應(yīng)用的JESD204B與串行LVDS接口考量

of this significant interfacing breakthrough.　　JESD204B工業(yè)串行接口標(biāo)準(zhǔn)降低了高速數(shù)據(jù)轉(zhuǎn)換器和FPGA以及其他器件之間的數(shù)字輸入和輸出通道數(shù)。更少的互連可以簡化布局

2021-11-03 07:00:00

小說 JESD

JESD204b接口已經(jīng)在國內(nèi)好幾年，但是幾乎沒有一篇文章和其實(shí)際應(yīng)用相關(guān)。其實(shí)對(duì)于一個(gè)關(guān)于JESD204b接口ADC項(xiàng)目來講一共大致有5個(gè)部分：ADC內(nèi)核，ADC的JESD接口，[color

2017-08-09 20:33:19

帶JESD204B輸出的14位170Msps雙通道ADC

DC1974A-C，LTC2122演示板，14位，170Msps雙通道ADC，帶JESD204B輸出。演示電路1974A-C支持具有符合JESD204B標(biāo)準(zhǔn)的CML輸出的LTC2122,14位雙

2019-06-20 08:05:16

無法在Vivado 2013.4中為JESD204B v5.1生成比特流

時(shí)“write_bitstream -force jesd204_tx_example_design.bit”我的許可證經(jīng)理似乎表明我們的JESD204B核心許可證仍然有效（至少到2013年12月）。許可證管理器顯示IP

2018-12-10 10:39:23

時(shí)序至關(guān)重要：怎么提高JESD204B時(shí)鐘方案的性能

路徑。每個(gè)輸出路徑均包含數(shù)字和模擬延遲，以調(diào)節(jié)與器件時(shí)鐘有關(guān)的SYSREF相位。根據(jù)JESD204B標(biāo)準(zhǔn)，SYSREF可采用不同的模式，如圖2所示。它可以是連續(xù)性（也稱為周期性）、有間隙的周期性或

2018-09-06 15:10:52

構(gòu)建JESD204B鏈路的步驟

建立了所需的電氣連接，如圖 1 所示。請(qǐng)注意圖中箭頭表示信號(hào)方向。圖1 —JESD204B TX 至RX 鏈路的信號(hào)連接從 TX (tx_dataout) 到 RX 的信號(hào)是包含數(shù)據(jù)鏈路的串行解串器信道

2018-09-13 09:55:26

構(gòu)建JESD204B鏈路的步驟

連接，如圖 1 所示。請(qǐng)注意圖中箭頭表示信號(hào)方向。圖 1 — JESD204B TX 至 RX 鏈路的信號(hào)連接從 TX (tx_dataout) 到 RX 的信號(hào)是包含數(shù)據(jù)鏈路的串行解串器信道信號(hào)。這些

2022-11-21 07:18:42

測(cè)試JESD204無法正常工作

你好，我試圖僅在測(cè)試模式下測(cè)試JESD204B v6.2：001：無限期地發(fā)送/接收/K28.5/但首先在desing塊中有一個(gè)錯(cuò)誤：[BD 41-967] AXI接口引腳/ jesd204

2019-04-19 13:06:30

通過同步多個(gè)JESD204B ADC實(shí)現(xiàn)發(fā)射器定位參考設(shè)計(jì)

探討如何同步多個(gè)帶JESD204B 接口的模數(shù)轉(zhuǎn)換器 (ADC) 以便確保從 ADC 采樣的數(shù)據(jù)在相位上一致。特性同步 2 個(gè)采樣頻率為 3.072GHz 的千兆采樣 ADC系統(tǒng)可擴(kuò)展到超過 2 個(gè)

2022-09-19 07:58:07

高通道數(shù)JESD204B菊鏈可擴(kuò)展時(shí)鐘解決方案

多通道 JESD204B 時(shí)鐘，采用 TI LMK04828 時(shí)鐘抖動(dòng)清除器和帶有集成式 VCO 的 LMX2594 寬帶 PLL，能夠?qū)崿F(xiàn)低于 10ps 的時(shí)鐘間偏斜。此設(shè)計(jì)經(jīng)過 TI

2018-12-28 11:54:19

JESD204B FPGA調(diào)試軟件加快高速設(shè)計(jì)速度

全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商ADI今天發(fā)布了一款基于FPGA的參考設(shè)計(jì)及配套軟件和HDL代碼，該參考設(shè)計(jì)可降低集成JESD204B兼容轉(zhuǎn)換器的高速系統(tǒng)的設(shè)計(jì)風(fēng)險(xiǎn)。該軟件為JESD204B

2013-10-17 16:35:20

909

JESD204B解決方案簡化FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成

Altera公司今天宣布，開始提供多種JESD204B解決方案，設(shè)計(jì)用于在使用了最新JEDEC JESD204B標(biāo)準(zhǔn)的系統(tǒng)中簡化Altera FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成。很多應(yīng)用都使用了這一接口標(biāo)準(zhǔn)，包括雷達(dá)、無線射頻前端、醫(yī)療成像設(shè)備、軟件無線電，以及工業(yè)應(yīng)用等。

2014-01-24 10:14:58

1536

在Xilinx_FPGA上快速實(shí)現(xiàn)_JESD204B協(xié)議

在Xilinx FPGA上快速實(shí)現(xiàn) JESD204B

2016-01-04 18:03:06

JESD204B協(xié)議概述

2017-04-08 04:48:17

2131

在Xilinx FPGA上快速實(shí)現(xiàn) JESD204B

。隨著轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。

2017-04-12 10:22:11

14645

基于JESD204B高速數(shù)據(jù)傳輸協(xié)議通過DDC魔法乘以ADC的虛擬通道數(shù)

JESD204B是一種高速數(shù)據(jù)傳輸協(xié)議，采用8位/10位編碼和加擾技術(shù)，旨在確保足夠的信號(hào)完整性。針對(duì)JESD204B標(biāo)準(zhǔn)，總吞吐量變?yōu)樵诖嗽O(shè)置中，由于AD9250中沒有其他數(shù)字處理任務(wù)，所以JESD204B鏈路（JESD204B發(fā)射器）一目了然。

2017-09-08 11:36:03

JESD204B SystemC module 設(shè)計(jì)簡介(一)

和RTL代碼的編寫。設(shè)計(jì)以最新的版本JESD204B.01(July 2011)為參考，設(shè)計(jì)根據(jù)數(shù)據(jù)流的傳輸分為傳輸層、數(shù)據(jù)鏈路層、物理成進(jìn)行代碼的編寫，其中JESD204B的模擬特性在本設(shè)計(jì)中因?yàn)闊o法實(shí)現(xiàn)，所以并沒有做過多的描述，具體的模擬的細(xì)節(jié)可以參考有JEDEC發(fā)布的標(biāo)準(zhǔn)協(xié)議。

2017-11-17 09:36:56

3002

JESD204B標(biāo)準(zhǔn)及演進(jìn)歷程

在從事高速數(shù)據(jù)擷取設(shè)計(jì)時(shí)使用FPGA的人大概都聽過新JEDEC標(biāo)準(zhǔn)「JESD204B」的名號(hào)。近期許多工程師均聯(lián)絡(luò)德州儀器，希望進(jìn)一步了解 JESD204B 接口，包括與FPGA如何互動(dòng)、JESD204B如何讓他們的設(shè)計(jì)更容易執(zhí)行等。本文介紹 JESD204B標(biāo)準(zhǔn)演進(jìn)，以及對(duì)系統(tǒng)設(shè)計(jì)工程師有何影響。

2017-11-18 02:57:01

13942

針對(duì)高速數(shù)據(jù)轉(zhuǎn)換器的最新高速JESD204B標(biāo)準(zhǔn)帶來了驗(yàn)證挑戰(zhàn)

JESD204B是最新的12.5 Gb/s高速、高分辨率數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)。轉(zhuǎn)換器制造商的相關(guān)產(chǎn)品已進(jìn)入市場(chǎng)，并且支持JESD204B標(biāo)準(zhǔn)的產(chǎn)品預(yù)計(jì)會(huì)在不久的將來大量面世。JESD204B接口

2017-11-18 18:57:16

2789

簡述Arria10接口JESD204B的與ADI9144性能

Arria10接口的JESD204B與ADI9144的互操作性

2018-06-20 00:06:00

4053

JESD204B DSP套件的基本介紹

該視頻重點(diǎn)介紹了Xilinx Kintex UltraScale FPGA模擬器件JESD204B DSP套件，該套件采用Xilinx Kintex UltraScale KCU105開發(fā)板，KU40器件與ADI公司的AD-FMCDAQ2-EBZ高速模擬FMC模塊配合使用。

2018-11-26 06:53:00

2770

JESD204B接口標(biāo)準(zhǔn)中的眼圖測(cè)量

該視頻將為觀眾介紹JESD204B接口中的眼圖測(cè)量。

2019-08-01 06:19:00

3157

JESD204B接口中的眼圖測(cè)量方法

該視頻將為觀眾介紹JESD204B接口中的眼圖測(cè)量。

2019-08-19 06:06:00

4377

AD9674：集成數(shù)字解調(diào)器的8通道超聲AFE

AD9674：集成數(shù)字解調(diào)器的8通道超聲AFE

2021-03-21 15:03:14

AD9670: 集成數(shù)字解調(diào)器的8通道超聲AFE

AD9670: 集成數(shù)字解調(diào)器的8通道超聲AFE

2021-03-22 09:28:30

AD9675：采用JESD204B的八進(jìn)制超聲波AFE數(shù)據(jù)表

AD9675：采用JESD204B的八進(jìn)制超聲波AFE數(shù)據(jù)表

2021-04-16 10:09:00

AD9690：14位，1 GSPS/500 MSPS JESD204B，模擬到數(shù)字Converter數(shù)據(jù)Sheet

AD9690：14位，1 GSPS/500 MSPS JESD204B，模擬到數(shù)字Converter數(shù)據(jù)Sheet

2021-04-18 14:45:57

AD9689：14位，2.0 GSPS/2.6 GSPS，JESD204B，雙模擬到數(shù)字轉(zhuǎn)換器數(shù)據(jù)Sheet

AD9689：14位，2.0 GSPS/2.6 GSPS，JESD204B，雙模擬到數(shù)字轉(zhuǎn)換器數(shù)據(jù)Sheet

2021-04-21 19:01:52

AD9691：14位，1.25 GSPS JESD204B，雙模擬到數(shù)字Converator數(shù)據(jù)Sheet

AD9691：14位，1.25 GSPS JESD204B，雙模擬到數(shù)字Converator數(shù)據(jù)Sheet

2021-04-24 10:47:54

AD9671：帶數(shù)字解調(diào)器的八進(jìn)制超聲波AFE，JESD204B數(shù)據(jù)表

AD9671：帶數(shù)字解調(diào)器的八進(jìn)制超聲波AFE，JESD204B數(shù)據(jù)表

2021-04-29 16:13:06

AD9697：14位，1300 MSPS，JESD204B，模擬到數(shù)字轉(zhuǎn)換器數(shù)據(jù)Sheet

AD9697：14位，1300 MSPS，JESD204B，模擬到數(shù)字轉(zhuǎn)換器數(shù)據(jù)Sheet

2021-05-13 09:18:42

AD9213：12位，6 GSPS/10.25 GSPS，JESD204B，RF模擬到數(shù)字轉(zhuǎn)換器數(shù)據(jù)Sheet

AD9213：12位，6 GSPS/10.25 GSPS，JESD204B，RF模擬到數(shù)字轉(zhuǎn)換器數(shù)據(jù)Sheet

2021-05-17 19:23:17

帶JESD204B串行接口的14位250 Msps ADC系列

帶JESD204B串行接口的14位250 Msps ADC系列

2021-05-18 15:04:50

JESD204B是否真的適合你

作者：Sureena Gupta 如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計(jì)，沒準(zhǔn)聽說過新術(shù)語“JESD204B”。我在工作中看到過很多工程師詢問有關(guān) JESD204B 接口的信息以及

2021-11-10 09:43:33

528

JESD204B時(shí)鐘網(wǎng)絡(luò)原理概述

明德?lián)P的JESD204B采集卡項(xiàng)目綜合上板后，可以使用上位機(jī)通過千兆網(wǎng)來配置AD9144和AD9516板卡，實(shí)現(xiàn)高速ad采集。最終可以在示波器和上位機(jī)上采集到設(shè)定頻率的正弦波。本文重點(diǎn)介紹JESD204B時(shí)鐘網(wǎng)絡(luò)。

2022-07-07 08:58:11

1296

如何構(gòu)建您的JESD204B 鏈路

如何構(gòu)建您的JESD204B 鏈路

2022-11-04 09:52:11

理解JESD204B協(xié)議

理解JESD204B協(xié)議

2022-11-04 09:52:12

JESD204B：適合您嗎？

JESD204B：適合您嗎？

2022-11-07 08:07:23

JESD204B學(xué)習(xí)手冊(cè)

JESD204B接口一般用在高速的AD和DA芯片上，用于傳輸采集到的數(shù)據(jù)。該接口相比LVDS可以減少大量的IO管腳，所以正在逐步取代LVDS接口(引用wp446-jesd204b.pdf)。

2022-12-22 09:45:18

1774

FMC子卡設(shè)計(jì)原理圖：FMCJ456-基于JESD204B的2路3GspsAD 2路3Gsps DA FMC子卡

MC子卡模塊, 超寬帶接收機(jī), 多通道MIMO通信, JESD204B板卡, JESD204B

2023-01-06 10:06:44

439

在賽靈思FPGA上快速實(shí)現(xiàn)JESD204B

JESD204是一款高速串行接口，用于將數(shù)據(jù)轉(zhuǎn)換器（ADC和DAC）連接到邏輯器件。該標(biāo)準(zhǔn)的修訂版B支持高達(dá)12.5 Gbps的串行數(shù)據(jù)速率，并確保JESD204鏈路上的可重復(fù)確定性延遲。隨著轉(zhuǎn)換器速度和分辨率的不斷提高，JESD204B接口在ADI公司的高速轉(zhuǎn)換器和集成RF收發(fā)器中變得越來越普遍。

2023-01-09 16:41:38

2969

JESD204B是FPGA中的新流行語嗎

JESD204B規(guī)范是JEDEC標(biāo)準(zhǔn)發(fā)布的較新版本，適用于數(shù)據(jù)轉(zhuǎn)換器和邏輯器件。如果您正在使用FPGA進(jìn)行高速數(shù)據(jù)采集設(shè)計(jì)，您會(huì)聽到新的流行詞“JESD204B”。與LVDS和CMOS接口相比，這一較新的版本具有顯著的優(yōu)勢(shì)，因?yàn)樗ǜ唵蔚牟季趾透俚囊_數(shù)。

2023-05-26 14:49:31

361