電子發燒友App
用了半個多月的ISE，幾乎全是自學起來的，碰到了很多很多讓人DT好久的小問題，百度也百不到，后來還是都解決了，為了盡量方便以后的剛學ISE的童鞋不再因為一些小問題而糾結，把這幾天的經驗總結了一下。好了，廢話不多說，上料！
1.用ISE仿真的時候.所用變量一定要初始化. ISE默認初始量為"XXXXX", 而Quarters是默認為"00000"的, 其實實際上, 下到FPGA里后也是默認為0的,只是可以說ISE嚴謹得令人DT吧.
比如說用一個累加器, result = A+B+result ,必須保證在某一刻A, B, result都為定值時, 之后的數據才不會一直為"XXXXX";
2.所有的中間線(就是module間用來傳遞參數的信號)都要用wire定義一下. 這個ise一般會提醒的;
3.任何一個warning都是有用的;
4.debug時要多把中間變量設成輸出,然后查看仿真波形;
5.其實,新版本還是比較好用的.雖然取消了test bench wave 功能. 但是最好學會編測試文件,后期比test bench wave好用, 而且貌似一旦測試信號太多,test bench wave就不顯示某些輸出了;
6. warning: Nod <....> is unconnected. 表明<...>所在的模塊沒用被執行,一般是參數沒進來, 或者進來的參數不對("XXXX"之類)的原因引起的.
7.建立rom時候,Error: sinrom can't be resolved. 因為在把程序挪地方的時候,sinrom.ngc文件沒有一同拷過來.
8.把"XXXXX"信號處理掉的一個方法可以是: 從信號中隨意選出一位 if (data[0] == 0) ....; else if (data[0] == 1).... else data = 0; 就可以把"XXXX"信號給清成"0000"了. 可以很好的解決1中仿真的問題.
9.如果某一個不是時鐘的信號被當作周期信號來用的話,就會出現 WARNING:Route:455 - CLK Net:trn_clk_OBUF may have excessive skew. because 0 CLK pins and 1 NON_CLK pins failed to route using a CLK template 不管也行.
10. 一開始用FPGA時不要害怕,用ucf文件配好引腳,直接LOAD,先不用管什么區域約束,以后進階了再學. .
11.暫時就記得這些,以后再補充吧.
針對賽靈思ISE工具的verilog編程經驗小結
- 賽靈思(130433)
- Verilog(109207)
- ISE(35876)
相關推薦
ISE 12設計套件創新功能圖文詳解
28nm 架構發布，具有時鐘門控技術、部分重配置技術支持針對目標設計平臺推出ISE11 設計套件領域專用方法賽靈思重要里程碑事件2009年4月2009年10月2010年3月2010年2月2010年5月ISE12設計套件
2012-08-12 12:22:46
ISE 12設計套件對FPGA有哪些影響？
賽靈思公司(Xilinx)最新推出的ISE 12軟件設計套件，實現了具有更高設計生產力的功耗和成本的突破性優化。ISE 設計套件首次利用“智能”時鐘門控技術，將動態功耗降低多達 30%。
2019-11-08 08:27:56
ISE 12設計套件對FPGA生產力有什么影響？
賽靈思公司(Xilinx)最新推出的ISE 12軟件設計套件，實現了具有更高設計生產力的功耗和成本的突破性優化。ISE 設計套件首次利用“智能”時鐘門控技術，將動態功耗降低多達 30%。
2019-08-20 08:33:19
ISE Verilog仿真
我使用ISE13.4 Verilog_test_fixture 仿真。我的源程序是模塊化設計的，幾個子模塊間用wire線把輸入輸出連接，在仿真的時候這些線全為x，這該怎么辦？
2017-04-25 01:00:26
ISE似乎沒有看到我的許可證
\ / coregen / core_licenses \ Xilinx.lic; C：\賽靈思\ 14.7 \ ISE_DS \ ISE \ / coregen / core_licenses
2019-01-07 10:53:23
Verilog HDL語言編程基礎與FPGA常用開發工具
關鍵字：Altera 、FPGA、軟硬件協調設計（Verilog & C）、CPU、總線、外設FPGA硬件結構知識Verilog HDL語言編程基礎FPGA常用開發工具 SOPC硬件系統開發SOPC軟件系統開發Avalon總線規范Nios II外設及其編程 七段數碼管時鐘...
2021-12-22 08:06:06
Verilog HDL語言編程的誤區與經驗
,不同的模擬選項導致開始模擬時現象不同建議: 在0時刻通過非阻塞賦值設置reset信號;第一個半周期設置clock為0編寫Verilog代 碼的一些經驗:Verilog文件名和模塊名相同不要在可綜合代碼
2019-03-26 08:00:00
AMD正收購Xilinx，規模或超300億美元
了 1000 億美元，這得益于新冠疫情居家辦公提升了 PC、游戲主機以及其他設備的市場需求，而這些設備使用了 AMD 芯片。賽靈思主要被稱為現場可編程邏輯門陣列（FPGA）的微芯片，是該領域的龍頭公司
2020-10-10 15:41:19
FPGA Verilog編譯和Syntesi工具怎么使用
嗨，我是FPGA和FPGA的新手。 HDL（Verilog）也是這里的新論壇。剛從Pargue（捷克共和國）發布我的Hello我希望編譯位文件作為練習（由Wirth ETH Zurig大學教授
2020-05-20 15:35:37
FPGA開發全攻略
賽靈思 FPGA的體系結構特點 795.8.2 賽靈思 FPGA 芯片專用代碼風格 79ISE與EDK開發技巧之時序篇 835.10 新一代開發工具ISE Design Suit10.1介紹
2009-04-09 18:28:46
FPGA開發攻略-工程師創新應用寶典基礎篇【上】
技巧795.8.1 賽靈思 FPGA的體系結構特點795.8.2 賽靈思 FPGA 芯片專用代碼風格79ISE與EDK開發技巧之時序篇 835.10新一代開發工具ISE Design Suit10.1介紹
2012-02-27 15:44:02
ML605 +系統生成器許可證出現錯誤
\ ISE_DS \ ISE / data \ * .lic; C ：\賽靈思\ 13.1 \ ISE_DS \ ISE / coregen / core_licenses \ Xilinx.lic
2019-09-06 08:23:25
Xilinx可編程邏輯器件的高級應用與設計技巧絕版教程
器件結構及描述3.1 概述3.2 Spartan-ⅡE系列FPGA3.3 Spartan-3系列FPGA3.4 本章小結第4章 ISE 6.x設計工具簡介和使用4.1 概述4.2 Xilinx設計流程
2012-02-27 14:43:30
Xilinx賽靈思FPGA技術及應用線上公開課
` 本帖最后由 MGJOY 于 2017-4-10 15:07 編輯
本周三，4月12日，賽靈思FPGA技術及應用線上公開課。歡迎大家觀看、學習交流~分享主題【賽靈思FPGA人工智能領域技術及應用】嵌入式視覺領域技術和解決方案機器學習方面的技術和解決方案ADAS/自動駕駛方面的應用`
2017-04-10 15:06:16
“賽靈思”搶樓活動第二輪，中獎樓層公布！
更大，大家快來搶吧！{:38:}為了讓大家加深對賽靈思相關產品的了解，在此舉國同慶之時，電子發燒友特攜手賽靈思為我們送來好禮，凡是參與“賽靈思視頻點播搶樓活動”均有機會獲得精美禮品，各位快來搶啦
2013-10-11 10:40:34
《FPGACPLD設計工具──Xilinx+ISE使用詳解》
本帖最后由 lee_st 于 2017-11-2 15:01 編輯
《FPGACPLD設計工具──Xilinx+ISE使用詳解》第 1 章 ISE 系統簡介
2017-11-02 10:02:32
【AD新聞】賽靈思新CEO訪華繪藍圖，7nm ACAP平臺要讓CPU/GPU難企及
。同時，ACAP也仍然能利用FPGA工具從RTL 級進行編程。ACAP歷經四年的研發，累積研發投資逾10億美元。賽靈思目前有超過1500名軟硬件工程師參與“ACAP 和Everest”的設計。目前，軟件
2018-03-23 14:31:40
【PYNQ-Z2申請】基于賽靈思PYNQ-Z2平臺的圖像實時力學測量
項目名稱：基于賽靈思PYNQ-Z2平臺的圖像實時力學測量試用計劃：申請理由本人在圖像輔助力學測量領域有三年的研究經驗，曾設計過類似基于光學及圖像的微納力學傳感器，想借助發燒友論壇和賽靈思
2019-01-09 14:49:25
【參考書籍】Xilinx FPGA開發實用教程——田耘，徐文波著
可編程邏輯器件的發展歷史1.1.3 PLD開發工具1.2 FPGA芯片結構1.2.1 FPGA工作原理與簡介1.2.2 FPGA芯片結構1.2.3 軟核、硬核以及固核的概念1.3 基于FPGA的開發
2012-04-24 09:23:33
【芯靈思A83T試用體驗】10分鐘教你刷入Android系統
工具A83T開發板、芯靈思官方安卓固件步驟首先，安裝好芯靈思官方的鳳凰套件一鍵刷機工具選擇一鍵刷機，在芯靈思官方贈送的芯靈思SIN-A83T光盤資料中找到安卓固件點擊立即升級，在這里有兩種模式。一種
2017-06-01 14:21:24
【芯靈思A83T試用體驗】基于芯靈思A83T的空調遙控智能家居平臺
基于芯靈思A83T的空調遙控智能家居系統的實現，進行充分的討論與后續展望工具芯靈思A83T開發板、安卓系統、智能家居APP步驟首先，在芯靈思A83T開發板上安裝安卓系統，手上這塊板已經好了，如果沒有安裝
2017-06-01 10:42:51
【芯靈思A83T試用體驗】開箱與硬件解析
感謝電子發燒友、感謝芯靈思這次獲得了芯靈思八核A83T開發板套件的試用機會，昨天收到貨包裝非常精致，采用青色硬紙盒包裝（包含上下蓋），產品包裝正面右上角用白色中英文標注了芯靈思的品牌標示，左側
2017-05-01 14:20:17
【芯靈思A83T試用體驗】開箱評測
使用輸入法，這也算是我解決問題找到的小技巧、得意小經驗吧。流暢測試3D跑分，目前檢測最高直達4712分，現在只有4638分。WIFI測試使用WiFi共享大師發射的移動熱點，在芯靈思A83T板卡正確輸入密碼
2017-04-30 17:46:23
【芯靈思A83T試用體驗】打造家庭監控（結項）
本帖最后由 可樂丸子 于 2017-7-5 21:36 編輯
項目概述：芯靈思A83T開發板可以配合樹莓派、網絡攝像頭、USB攝像頭打造家庭網絡監控，芯靈思A83T開發板可以作為家庭網絡監控
2017-07-01 10:58:03
【芯靈思A83T試用申請】基于芯靈思SIN-A83T的智能路由器
項目名稱：基于芯靈思SIN-A83T的智能路由器試用計劃：申請理由：對U-Boot，Linux kernel的定制開發有了一定的了解，已經成功在Orangepi Zero和Exynos 4412上門
2017-04-27 18:13:00
三星S5PV210之芯靈思Sin210與TI Beaglebone Black之對比
`三星S5PV210之芯靈思Sin210與TI Beaglebone Black之對比1．外觀對比? 芯靈思Sin210? TI Beaglebone Black2．尺寸對比? 芯靈思Sin210
2013-05-18 12:49:20
為什么說賽靈思已經遠遠領先于Altera？
Altera和賽靈思20年來都在FPGA這個窄眾市場激烈的競爭者，然而Peter Larson基于對兩個公司現金流折現法的研究表明，賽靈思是目前FPGA市場的絕對領先者。
2019-09-02 06:04:21
什么是賽靈思豐富目標設計平臺？
今年年初，賽靈思率先在FPGA領域提出目標設計平臺概念，旨在通過選用開放的標準、通用的開發流程以及類似的設計環境，減少通用工作對設計人員時間的占用，確保他們能集中精力從事創新性的開發工作。
2019-08-13 07:27:15
從賽靈思FPGA設計流程看懂FPGA設計
或代碼輸入FPGA的設計可以直接畫原理圖，但是這種方法在比較復雜的系統的情況下，原理圖相當復雜，所以慢慢被淘汰，ISE保留這一功能。現在FPGA的設計輸入主要是Verilog 和VHDL硬件語言
2021-05-27 09:28:40
使用賽靈思MATLAB & Simulink Add-on插件面向Versal AI引擎設計
賽靈思 MATLAB & Simulink Add-on插件是將 ModelComposer 和 System Generator forDSP完美結合的統一工具。
2021-01-28 06:33:40
回收Xilinx芯片 收購賽靈思芯片
回收Xilinx帶板芯片， 回收工廠賽靈思XILINX系列IC：XC3S1500FGG676EGQ、XC5VLX50-1FFG676、XC5VLX110-1FFG676C
2021-12-17 10:02:19
在賽靈思FPGA中使用ARM及AMBA總線
國外的融合技術專家展示了一項基于FPGA的數據采集系統，用于合成孔徑成像技術。采用了Xilinx ISE設計軟件，支持ARM AMBA AXI4接口。文風犀利，觀點新穎，FPGA中使用ARM及AMBA總線中不可多得的資料在賽靈思FPGA中使用ARM及AMBA總線[hide][/hide]
2012-03-01 15:48:17
基于賽靈思FPGA的卷積神經網絡實現設計
作者：Nagesh Gupta 創始人兼 CEOAuviz Systems Nagesh@auvizsystems.com憑借出色的性能和功耗指標，賽靈思 FPGA 成為設計人員構建卷積神經網絡
2019-06-19 07:24:41
基于賽靈思Virtex-5 FPGA的LTE仿真器設計
功能強大的可編程邏輯平臺使得Prisma Engineering公司能夠針對所有蜂窩網絡提供可重配置無線測試設備。長期演進(LTE)是移動寬帶的最3GPP標準，它打破了現有蜂窩網絡的固有模式
2019-06-17 06:36:10
如何利用賽靈思28納米工藝加速平臺開發？
全球可編程邏輯解決方案領導廠商賽靈思公司 (Xilinx Inc.) 宣布，為推進可編程勢在必行之必然趨勢，正對系統工程師在全球發布賽靈思新一代可編程FPGA平臺。和前代產品相比，全新的平臺功耗降低
2019-08-09 07:27:00
怎么讓ise 12.4設置為verilog而不是vhdl
我使用ise 12.4和pcie CORE Generator，語言設置為verilog而不是vhdl。我希望每次使用vhdl作為我的優先語言，但是當我打開項目選項時，CORE Generator
2019-01-24 10:28:25
沒有xc6vsx315t功能版本2012.04可用
不會被使用。-------------------------------------------------- --------------------許可證文件不支持此版本。特征：ISE應用程序版本>許可證版本：2012.04> 2012.01許可證路徑：C：/賽靈思
2018-12-13 10:35:12
玩轉FPGA 賽靈思（xilinx）FPGA設計大賽獲獎名單！！！
本帖最后由 ycq654263138 于 2012-9-12 10:12 編輯
電子發燒友網訊：由賽靈思（xilinx）公司和華強PCB網贊助，電子發燒友網主辦的玩轉FPGA，賽靈思
2012-09-06 11:54:16
玩轉FPGA,賽靈思FPGA設計大賽開賽啦
經歷過和牛人一起進行FPGA設計比賽的激烈競爭嗎？你感受過FPGA原廠開發板和fpga行業泰斗直接帶來的強烈震撼嗎？ 沒經歷過沒關系，電子發燒友網主辦，賽靈思贊助的“賽靈思FPGA方案開發設計大賽”已經為
2012-04-23 09:31:16
玩轉FPGA,賽靈思FPGA設計大賽活動細則，參賽必看
本帖最后由 eehome 于 2013-1-5 10:00 編輯
玩轉FPGA,賽靈思FPGA設計大賽
本次大賽鼓勵參賽者使用當前最受歡迎的熱點技術領域和賽靈思熱點芯片為主的方案，來作為大賽
2012-04-24 14:40:58
電子工程師創新設計必備寶典之FPGA開發全攻略（基礎篇）
HDL開發技巧 795.8.1 賽靈思 FPGA的體系結構特點 795.8.2 賽靈思 FPGA 芯片專用代碼風格 79ISE與EDK開發技巧之時序篇 835.10 新一代開發工具ISE Design
2014-11-21 15:08:56
芯靈思開發板安卓底層學習經驗
總結的一些經驗，希望能對朋友們多一些幫助，互相學習共同進步嘛 www.sinlinx.com 芯靈思開發板安卓底層開發學習經驗第一期https://bbs.elecfans.com
2015-09-09 11:38:25
請問ISE 14.7無法正常工作的解決辦法有哪些？
：\ Xilinx \ 14.7 \ ISE_DS \ ISE \ / coregen / core_licenses \ Xilinx.lic; C：\賽靈思\ 14.7 \ ISE_DS \ ISE
2020-04-23 08:53:14
請問如何基于賽靈思ZC706和AD9361平臺驗***PSK調制解調？
Vivado中實現了QPSK的調制解調，并仿真通過，現在需要進行實際的驗證，開發板是塞靈思的ZC706，AD是AD9361。之前在Matlab中有一個例子，如果接觸過的朋友們應該知道，就是關于
2018-08-21 10:14:29
賽靈思ISE? 設計套件11.1版對FPGA有什么優化作用？
每一版本都提供了完整的FPGA設計流程，并且專門針對特定的用戶群體（工程師）和特定領域的設計方法及設計環境要求進行了優化。那大家知道賽靈思ISE? 設計套件11.1版對FPGA有什么優化作用嗎？
2019-07-30 06:52:50
賽靈思FPGA初學者 必備圖書 特權同學新書《勇敢的芯伴你玩轉賽靈思 FPGA》
、綜合進階實例。、（3）提供Xilinx FPGA的一站式入門學習方案：基礎概念闡釋、板級電路解析、開發工具安裝配置、豐富的Verilog例程講解。 作者簡介吳厚航[網名：特權同學]有近10年
2017-11-27 12:23:53
賽靈思FPGA原理圖例子之s3astarter
`賽靈思FPGA原理圖例子之s3astarter 賽靈思一向是FPGA領域里的領先者，運用FPGA需要深入的理解它的工作原理，小編親子整理了s3astarter 的經典fpga原理圖分享給電子工程師們。賽靈思FPGA原理圖例子之s3astarter [hide][/hide]`
2012-03-16 10:41:19
賽靈思FPGA對DLP數字影院投影儀產生了哪些影響？
賽靈思公司(Xilinx)日前宣布NEC子公司NEC Display Solutions有限公司的三款DLP數字影院投影儀產品，均采用了賽靈思Virtex?-5 FPGA系列產品。
2019-08-19 07:12:03
賽靈思FPGA設計流程詳解
或代碼輸入FPGA的設計可以直接畫原理圖，但是這種方法在比較復雜的系統的情況下，原理圖相當復雜，所以慢慢被淘汰，ISE保留這一功能。現在FPGA的設計輸入主要是Verilog 和VHDL硬件語言
2019-05-03 08:00:00
賽靈思Virtex-6 HXT FPGA ML630提供參考時鐘電路圖
賽靈思Virtex-6 HXT FPGA ML630評估套件采用SiTime電子發燒友振具體型號為：SIT9102AI-243N25E200.0000，而目前針對這一型號sitime推出了抖動更低
2014-11-17 15:07:35
賽靈思Zynq-7000可擴展處理平臺讓編程流程更簡單
賽靈思Zynq-7000可擴展處理平臺(EPP)將雙ARM Cortex-A9 MPCore處理器系統與可編程邏輯和硬IP外設緊密集成在一起，提供了靈活性、可配置性和性能的完美組合。圍繞其剛剛推出
2019-05-16 10:44:42
賽靈思公司亞太區銷售與市場副總裁給XILINX客戶的信
靈思公司在最先進28nm高性能低功耗（HPL）技術部署上的再次成功，同時也是我們為客戶提供最好可編程技術承諾的又一次成功！為此， 我們深感驕傲和自豪，并希望與您——賽靈思攜手與之共贏的客戶朋友共同
2012-03-22 15:17:12
采用FPGA實現DisplayPort詳細教程【賽靈思內部資料】
一些芯片制造商已針對上述應用推出了現成的標準發送器和接收機，而賽靈思推出了名為 Xilinx LogiCORETMDisplayPort v1.1（v1.2 將在 IDS 12.1中配套提供
2012-03-01 11:10:18
需要有關從Verilog開始和使用PLD進行設計的建議
你好，我最開始使用Verilog和CPLD？我對數字電子學基礎知識，C ++等其他編程經驗有很好的理解，并且有BSEE。我沒有機會在學校學習HDL課程而且我非常有興趣學習HDL（我將從Verilog
2019-01-11 10:55:16
高價回收賽靈思系列IC
高價回收賽靈思系列IC長期回收賽靈思系列IC，高價求購賽靈思系列IC。深圳帝歐長期回收ic電子料，帝歐趙生***QQ1816233102/879821252郵箱dealic@163.com。帝歐回收
2021-04-06 18:07:50
：“玩轉FPGA 賽靈思（xilinx）FPGA設計大賽”獲獎獎品展示
電子發燒友網訊：由賽靈思（xilinx）公司和華強PCB網贊助，電子發燒友網主辦的玩轉FPGA，賽靈思設計大賽已經圓滿結束。本活動獲獎名單已經公布，詳見：玩轉FPGA 賽靈思（xilinx
2012-09-06 14:33:50
FPGA CPLD設計工具——Xilinx ISE使用
FPGACPLD設計工具——Xilinx ISE使用詳解的主要內容:第1章 ISE系統簡介第2章 工程管理器與設計輸入工具第3章 ModelSim仿真工具第4章 ISE中集成的綜合工具第5章 約束第6章
2009-07-24 16:06:58
197
197ISE仿真器經典教程
) simulatorthat enables you to perform functional and timing simulations for VHDL, Verilog andmixed language designs.This ISE Simul
2010-11-19 16:01:120
0
針對C語言編程者的Verilog開發指南實例
針對C語言編程者的Verilog開發指南實例
本文舉例說明了如何用軟件實現脈寬調制(PWM)，如何將該設計轉換成一個可以在FPGA中運行的邏輯塊，并能利用
2009-12-27 13:26:43
967
967
基于verilog的FPGA編程經驗總結
用了半個多月的ISE，幾乎全是自學起來的，碰到了很多很多讓人DT好久的小問題，百度也百不到，后來還是都解決了，為了盡量方便以后的剛學ISE的童鞋不再因為一些小問題而糾結，把這幾天的經驗總結了一下。好了，廢話不多說，上料！
2017-02-11 11:22:391351
1351
ISE環境下基于Verilog代碼的仿真測試pdf下載
ISE 環境下基于 Verilog 代碼的仿真測試 在 Verilog 源代碼編寫完畢后，需要編寫測試平臺來驗證所設計的模塊是否 滿足要求。ISE 軟件提供了兩種測試平臺的建立方法，一種
2018-02-24 10:20:551
1
Verilog是編程語言嗎
知乎上刷到一個問題，問性能最強的編程語言是什么？看到高贊回答到是Verilog，然后在評論區就引發了一場Verilog到底算不算編程語言的爭論，我覺得比較有意思，所以就也打算嘮嘮這個事情。 趁著最近
2021-08-23 14:30:495558
5558
工商網監
評論