FPGA+ARM是ZYNQ的特點(diǎn)，那么PL部分怎么和ARM通信呢，依靠的就是AXI總線。這個(gè)實(shí)驗(yàn)是創(chuàng)建一個(gè)基于AXI總線的GPIO IP，利用PL的資源來擴(kuò)充GPIO資源。通過這個(gè)實(shí)驗(yàn)迅速入門
2020-12-25 14:07:02
2957 
作為一名PCB設(shè)計(jì)工程師，具備一些高速方面的知識是非常有必要的，甚至說是必須的。就信號來說，高速信號通常見于各種并行總線與串行總線，只有知道了什么是總線，才能知道它跑多快，才能開始進(jìn)行布線。
2022-12-29 14:23:121438 
ADC和DAC是FPGA與外部信號的接口，從數(shù)據(jù)接口類型的角度劃分，有低速的串行接口和高速的并行接口。
2024-02-22 16:15:031624 
64794分析儀 D 256K跟蹤深度仿真總線分析儀，128 KB
2019-01-21 10:53:04
ARM/DSP/FPGA的區(qū)別是什么？對比分析哪個(gè)好？
2021-11-05 06:08:20
·諾依曼結(jié)構(gòu)。所謂哈佛結(jié)構(gòu)就是將數(shù)據(jù)與指令分開存儲，獨(dú)立編址，可以提高數(shù)據(jù)調(diào)用的效率，TI的DSP也是用這個(gè)結(jié)構(gòu)；與之對應(yīng)的是馮·諾依曼結(jié)構(gòu)，數(shù)據(jù)與指令共同編址，節(jié)省一條總線ARM（Advanced
2021-09-08 17:49:20
；（7）可以并行執(zhí)行多個(gè)操作；（8）支持流水線操作，使取指、譯碼和執(zhí)行等操作可以重疊執(zhí)行。當(dāng)然，與通用微處理器相比，DSP芯片的其他通用功能相對較弱些。FPGA是(Field
2019-04-01 06:20:23
FPGA筆記1-ARM單片機(jī)和FPGA有什么區(qū)別–ARMFPGA總線結(jié)構(gòu)哈佛總線或馮諾依曼結(jié)構(gòu)查找表執(zhí)行方式串行執(zhí)行并行執(zhí)行運(yùn)行層面軟件硬件所用語言C或匯編Verilog HDL/VHDL概念上
2021-07-16 06:54:03
V soc以及 Xilinx 的 zynq 7000平臺 將 ARM+FPGA 構(gòu)建到 一個(gè)芯片上，串行計(jì)算能力和并行的完美結(jié)合。感覺還是有點(diǎn)厲害的。本人小白，，希望大家一起來討論下，FPGA+ARM 這個(gè)神奇的東東。。。
2015-08-05 13:48:27
用于：1.與ARM子系統(tǒng)通信2.與DSP子系統(tǒng)通信3.兩個(gè)FPGA子系統(tǒng)通信4.兩個(gè)96pin擴(kuò)展插槽，用于擴(kuò)展外設(shè)板卡5.8個(gè)26pin的擴(kuò)展與測試排針，主要用于并行檢測與測試主要應(yīng)用領(lǐng)域
2010-12-25 15:47:19
FPGA與ARM、DSP的區(qū)別在嵌入式開發(fā)領(lǐng)域，ARM是一款非常受歡迎的微處理器，其市場覆蓋率極高，DSP和FPGA則是作為嵌入式開發(fā)的協(xié)處理器，協(xié)助微處理器更好的實(shí)現(xiàn)產(chǎn)品功能。那三者的技術(shù)特點(diǎn)以及
2014-06-26 14:23:43
在嵌入式開發(fā)領(lǐng)域，ARM是一款非常受歡迎的微處理器，其市場覆蓋率極高，DSP和FPGA則是作為嵌入式開發(fā)的協(xié)處理器，協(xié)助微處理器更好的實(shí)現(xiàn)產(chǎn)品功能。那三者的技術(shù)特點(diǎn)以及區(qū)別是什么呢？下文就此問題略
2013-05-06 15:56:02
FPGA與ARM進(jìn)行并行通信，這個(gè)接口應(yīng)該如何設(shè)置？是否要考慮異步時(shí)鐘域的問題？
2014-11-20 10:50:37
FPGA 中模擬 I2C 接口已成為 FPGA 開發(fā)必要的步驟。I2C 協(xié)議作為一個(gè)串行總線標(biāo)準(zhǔn)盡管沒有并行總線的數(shù)據(jù)吞吐能力，但是它的以下特點(diǎn)使其有著廣泛的應(yīng)用：? 只需要兩條總線—串行數(shù)據(jù)線 SDA
2018-09-29 09:37:11
的系統(tǒng)中還有什么會使得完全遵循這個(gè)建議變得不切實(shí)際或過于困難呢？盡管能夠使用各種開發(fā)工具，如專門針對FPGA項(xiàng)目開發(fā)的早期功耗預(yù)估器和功耗分析器，但對電源設(shè)計(jì)師來說，在設(shè)計(jì)過程早期就考慮最壞情況而不是
2018-10-08 15:17:52
輸出。這兩個(gè)芯片的管腳雖然很多，但大多數(shù)都是與硬件設(shè)計(jì)有關(guān)。其實(shí)幾乎所有的并行ADC和并行DAC與FPGA之間的接口只有一條時(shí)鐘線與一組數(shù)據(jù)總線，數(shù)據(jù)總線的位寬即為ADC/DAC的位數(shù)。每個(gè)時(shí)鐘周期
2020-09-27 09:40:08
是否可以在arm系統(tǒng)中進(jìn)行系統(tǒng)優(yōu)化呢？個(gè)人經(jīng)驗(yàn)是可以進(jìn)行優(yōu)化，只是有限制。先說說自己的經(jīng)驗(yàn)，公司有一款測試gps的設(shè)備，本來是使用fpga分析空間點(diǎn)。不過老板認(rèn)為我們公司自己的四核芯片也很強(qiáng)大，想把
2015-12-30 14:33:38
`fpga基礎(chǔ)篇（二）：三大并行結(jié)構(gòu)最近小編比較忙，所以這期給大家介紹一個(gè)基礎(chǔ)篇，比較簡單，但卻是FPGA編程的基礎(chǔ)。我們知道FPGA與單片機(jī)最大的區(qū)別就是FPGA是并行執(zhí)行的，而單片機(jī)是串行的，說
2017-04-13 10:23:27
并行網(wǎng)絡(luò)化實(shí)時(shí)彩色分析虛擬儀器。為了實(shí)現(xiàn)高速測試系統(tǒng)互聯(lián),本文采用了100M以太網(wǎng)和TCP／IP網(wǎng)絡(luò)通信協(xié)議。設(shè)計(jì)思想的新穎之處是在網(wǎng)絡(luò)通信層達(dá)到了資源共享,用通用的ARM7TDI內(nèi)核的三星4510B通信系統(tǒng)板完成復(fù)雜的數(shù)據(jù)封裝等網(wǎng)絡(luò)通信工作,并且用 VXWorks嵌入式操作系統(tǒng)增加系統(tǒng)的穩(wěn)定性。
2019-04-26 09:40:03
DAP仿真器 BURNER
2023-03-28 13:06:20
DSP、MCU、ARM、CPLD/FPGA對比分析哪個(gè)好？
2021-10-22 07:17:10
《無線通信FPGA設(shè)計(jì)》分布式FIR的并行改寫，結(jié)果與matlab仿真結(jié)果基本吻合
2017-02-26 09:09:47
VARON是一款A(yù)XI性能分析工具。VARON幫助對AXI總線進(jìn)行性能分析，該總線用于FPGA/ASIC設(shè)計(jì)的各個(gè)階段，如架構(gòu)、RTL設(shè)計(jì)、原型濾波網(wǎng)絡(luò)等。 VARON捕獲AXI總線信號和可視化
2020-11-02 16:54:39
等串行總線接口只能實(shí)現(xiàn)FPGA 和ARM 之間的低速通信 ;當(dāng)傳輸?shù)臄?shù)據(jù)量較大.要求高速傳輸時(shí)，就需要用并行總線來進(jìn)行兩者之間的高速數(shù)據(jù)傳輸.
2019-09-17 06:21:10
本文根據(jù)當(dāng)前FPGA的高速總線測試和分析，提供了最新的方法和工具。
2021-05-11 06:24:02
國外的融合技術(shù)專家展示了一項(xiàng)基于FPGA的數(shù)據(jù)采集系統(tǒng)，用于合成孔徑成像技術(shù)。采用了Xilinx ISE設(shè)計(jì)軟件，支持ARM AMBA AXI4接口。文風(fēng)犀利，觀點(diǎn)新穎，FPGA中使用ARM及AMBA總線中不可多得的資料在賽靈思FPGA中使用ARM及AMBA總線[hide][/hide]
2012-03-01 15:48:17
ARM跟FPGA通信，要采用8位地址總線、8位數(shù)據(jù)總線、讀寫控制線，怎么實(shí)現(xiàn)，地址總線是要映射到FPGA的內(nèi)部還是直接ARM的內(nèi)存空間？最好有ARM端簡單的C程序描述下，謝謝。
2022-11-22 14:58:26
FIFO，最后由FPGA和PCI9656聯(lián)合將數(shù)據(jù)傳輸?shù)紺PCI總線，完成串行信號的處理。6 結(jié)語本文介紹了一種基于PFGA的多DSP并行處理系統(tǒng)的設(shè)計(jì)，重點(diǎn)對DSP并行結(jié)構(gòu)設(shè)計(jì)進(jìn)行了分析，并介紹了
2019-05-21 05:00:19
該系統(tǒng)的硬件構(gòu)成、芯片選擇和組成原理, 對FPGA的控制程序進(jìn)行了分析和設(shè)計(jì); 實(shí)驗(yàn)結(jié)果表明, 系統(tǒng)完全滿足CAN總線通信要求, 與以往基于單片機(jī)的CAN總線通信系統(tǒng)相比較, 降低了體積、重量和功耗, 具有優(yōu)越性; 該設(shè)計(jì)已成功應(yīng)用于星載電場儀的地面檢測設(shè)備中。
2012-08-11 11:55:19
如何實(shí)現(xiàn)單片機(jī)與PCI總線接口的并行通信？
2021-04-29 07:14:26
我想解碼一個(gè)以50 MHz時(shí)鐘速度運(yùn)行的8位并行總線。我想使用FPGA開發(fā)板實(shí)現(xiàn)這一目標(biāo)，但我不知道要獲得哪一個(gè)。我還需要在計(jì)算機(jī)屏幕上顯示解碼信息有人能給我一些適合我需要的可用FPGA開發(fā)板的信息嗎？板越便宜越好。如果需要更多信息，請告訴我。謝謝大衛(wèi)。
2019-09-05 10:00:38
大、通信速率要求較高的情況，就要采用并行總線的方式了。這時(shí)把FPGA當(dāng)做ARM的一個(gè)片外的SRAM訪問就可以，可以在FPGA內(nèi)部生成一個(gè)雙口RAM，輸出的數(shù)據(jù)總線管腿直接連接到ARM的并行總線的數(shù)據(jù)總線
2017-01-12 19:00:53
www.rtds.com)2、Opal-RT公司，實(shí)時(shí)仿真器硬件產(chǎn)品為hypersim、megasim、FPGAsim，其硬件實(shí)現(xiàn)主要依靠多核x86/ARM+FPGA的形式。軟件為基于Matlab/simulink的第三方
2016-12-03 20:42:42
各位前輩，小弟現(xiàn)在剛開始學(xué)習(xí)ARM，想用ARM與FPGA并行總線通信。實(shí)驗(yàn)過程是這樣的，我現(xiàn)在FPGA內(nèi)部建立了一個(gè)雙口RAM，現(xiàn)在想通過ARM并行總線讀寫RAM，下面的是FPGA中RAM與ARM
2022-11-22 14:53:52
最近做的東西涉及到將原有的DSP+FPGA架構(gòu)的程序移植到ZYNQ-7系列FPGA上，請問如何將原DSP程序移植到ZYNQ-7的ARM上，可不可以做一個(gè)EMIF總線和AXI總線轉(zhuǎn)換的模塊呢？
2014-05-12 21:51:09
對于60M10路并行總線一般采取多大的線寬和線間距，保證不會有串?dāng)_。芯片手冊上說的是這10路電平的上升和下降沿的時(shí)間為1ns，我用Allegro 定義的約束規(guī)則是：傳輸線阻抗70歐姆，傳輸延遲為0.1ns~0.5ns。板材為4層板，F(xiàn)R4。謝謝！
2014-04-12 23:15:26
高速串行總線與并行總線的差別是什么?高速測試方面的挑戰(zhàn)是什么？遠(yuǎn)端環(huán)回的優(yōu)點(diǎn)是什么？
2021-05-12 06:31:54
INTEWORK-VBA(Vehicle Bus Analyzer) 車輛總線監(jiān)控分析及仿真工具，是由經(jīng)緯恒潤自主研發(fā)的一款專業(yè)、易用的車載
2021-03-05 10:42:54
小波盲源分離算法的仿真及FPGA實(shí)現(xiàn):提出了一種基于小波變換的盲源分離方法，在理論分析和仿真結(jié)果的基礎(chǔ)上，給出了FPGA 的實(shí)現(xiàn)方案。針對傳統(tǒng)盲分離算法對源信號統(tǒng)計(jì)特征敏
2009-06-21 22:44:09
21 基于FPGA的PCI總線接口設(shè)計(jì):：PCI是一種高性能的局部總線規(guī)范，可實(shí)現(xiàn)各種功能標(biāo)準(zhǔn)的PCI總線卡。本文簡要介紹了PCI總線的特點(diǎn)、信號與命令，提出了一種利用高速FPGA實(shí)現(xiàn)PCI總線接
2009-06-25 08:17:1848 高速并行總線信號完整性測試技術(shù):隨著信號速度的顯著提高，信號完整性問題已經(jīng)成為高速數(shù)字設(shè)計(jì)中的關(guān)鍵。本文介紹了一種新的信號完整性分析技術(shù)，通過集成邏輯分析儀和
2009-10-17 17:11:550 CAN總線是一種應(yīng)用廣泛的實(shí)時(shí)性現(xiàn)場總線，提出了基于具有ARM7TDMI內(nèi)核的32位微控制器的CAN總線智能節(jié)點(diǎn)設(shè)計(jì)方案。詳細(xì)介紹了ARM控制器(LPC2294)的特點(diǎn)、智能節(jié)點(diǎn)的結(jié)構(gòu)以及系統(tǒng)軟
2009-12-01 14:27:3518 在集群環(huán)境下，研究了相控陣?yán)走_(dá)相干視頻并行仿真方法。該方法根據(jù)相控陣?yán)走_(dá)一個(gè)調(diào)度間隔多個(gè)雷達(dá)任務(wù)不相關(guān)的特點(diǎn)，提出了一種粗粒度MPI 并行劃分，使雷達(dá)任務(wù)在
2009-12-16 13:57:2232 PCA9564是一款采用CMOS工藝，支持并行總線與串行I2C總線通信轉(zhuǎn)換的接口器件，適用于微控制器/處理器使用并行總線擴(kuò)展I2C總線接口。它支持并行總線與I2C總線雙向通信，在I2C總線上
2010-03-10 15:47:1251 PCA9665是一款并行總線與串行I2C總線接口轉(zhuǎn)換的器件，適用于微控制器/處理器使用并行總線擴(kuò)展I2C總線接口。它支持并行總線與I2C總線雙向通信，在I2C總線上，它可以設(shè)置為主機(jī)或從
2010-03-10 15:49:1046 PCF8584是一款采用CMOS工藝制作的集成電路，微處理器/微控制器通過它可以將并行總線轉(zhuǎn)換成串行的I2C總線，它支持并行總線和串行I2C總線間的雙向通信。它既可以作為主機(jī)也可以作
2010-03-10 15:52:3235 FoxICE For ARM仿真器簡介
FoxICE仿真器是自主研發(fā)的新一代百M(fèi)網(wǎng)口高速實(shí)時(shí)在線仿真器，支持ARM7、ARM9、ARM9E系列AMR處理器，可用于開發(fā)調(diào)試包含JTAG接口的ATM目標(biāo)板
2010-03-17 16:34:2731 FoxICE for ARM仿真器簡介
FoxICE仿真器是自主研發(fā)的新一代百M(fèi)網(wǎng)口高速實(shí)時(shí)在線仿真器,支持ARM7,ARM9,ARM9E系列ARM處理器,可用于開發(fā)調(diào)試包含JTAG接口的ARM目標(biāo)板.
2010-05-29 10:28:0224 在許多測試領(lǐng)域中需要連續(xù)長時(shí)間的信號采集，實(shí)現(xiàn)實(shí)時(shí)監(jiān)控信號及事后信號回放和分析。VXI總線儀器系統(tǒng)是現(xiàn)代自動測試系統(tǒng)的主流。本文給出了一種在VXI總線并行A/D采集模塊
2010-08-03 15:35:3131 ARM I2C 總線接口的寄存器設(shè)置
控制ARM 12C總線接口需要配置總線控制寄存器(rIICCON)、總線狀態(tài)寄存器(rIICSTA
2009-03-14 18:00:431636 介紹了一種二進(jìn)制補(bǔ)碼快速并行平方器的設(shè)計(jì)方法，并給出了一個(gè)6位二進(jìn)制補(bǔ)碼平方器的例子及在MAX+PLUS II 10.0環(huán)境下的仿真結(jié)果。
關(guān)鍵詞：FPGA，二進(jìn)制補(bǔ)碼，平方器
2009-05-17 12:59:262549 
摘要：通過分析920T核ARM 處理器的高速片上系統(tǒng)總線AHB時(shí)序及其靜態(tài)存儲控制器SMC接口模型，研究IBM PC／AT和IEEE PC／104
2010-07-21 15:57:321780 
本文設(shè)計(jì)的靶場破片測速系統(tǒng)以ARM處理器為控制核心，利用了FPGA強(qiáng)大的多路并行處理能力進(jìn)行數(shù)據(jù)處理，在基于嵌入式Linux的平臺上采用Qt/Embedded設(shè)計(jì)了友好的人機(jī)交互界面。
2011-02-21 09:39:57875 
本文從硬件方面介紹了一臺基于ARM和FPGA用于完成數(shù)字化變電站實(shí)時(shí)信號的獲取、解碼、分析、顯示等功能的光纖信號分析儀的研究與設(shè)計(jì)。能快速直接的掌握變電站的工作狀態(tài)，設(shè)備的
2011-08-15 11:44:25986 
本文介紹的基于PCI總線的FPGA計(jì)算平臺的系統(tǒng)實(shí)現(xiàn)：通過在PC機(jī)上插入擴(kuò)展PCI卡，對算法進(jìn)行針對并行運(yùn)算的設(shè)計(jì)，提升普通PC機(jī)對大計(jì)算量數(shù)字信號的處理速度。本設(shè)計(jì)采用5片FPGA芯片及
2011-08-21 18:05:311970 
本設(shè)計(jì)開發(fā)出了一套基于雙FPGA+ARM架構(gòu)的高速計(jì)算機(jī)屏幕圖像壓縮系統(tǒng)。系統(tǒng)通過對圖像壓縮系統(tǒng)任務(wù)的劃分，利用FPGA的并行計(jì)算能力和靈活的編程方式，完成圖像壓縮算法。
2011-08-22 11:44:312039 
介紹了基于硬件描述語言Verilog HDL設(shè)計(jì)的SDX總線與Wishbone總線接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn),并通過Modelsim進(jìn)行功能仿真,在QuartusⅡ軟件平臺上綜合,最終在Altera公司的CycloneⅢ系列FPGA上調(diào)試。實(shí)驗(yàn)
2012-01-11 10:21:2125 提出了利用12c總線擴(kuò)展單片機(jī)的并行口的方法。對于不具有12C總線的單片機(jī)，可以利用其I／O口模擬來實(shí)現(xiàn)。
2012-04-13 15:11:178 Xilinx FPGA工程例子源碼：實(shí)現(xiàn)基于spartan3與CAN總線連接后的的汽車時(shí)速的模擬仿真
2016-06-07 15:07:459 本內(nèi)容主要分析了基于FPGA的系統(tǒng)需求，賽靈思UltraScale FPGA DDR4和其他并行接口分析以及針對高性能高度靈活方案的PHY解決方案介紹。
2016-08-03 19:37:24190 基于FPGA的ARM并行總線研究與仿真
2017-01-24 16:54:2419 FPGA與ARM、DSP的區(qū)別
2017-03-15 08:00:009 本文介紹了FPGA電源設(shè)計(jì)并行工程的合理性，講解了并行工程（CE）技術(shù)及其作用，討論了FPGA電源系統(tǒng)設(shè)計(jì)的復(fù)雜性和不確定性。
2017-10-13 13:00:355 基于FPGA和多DSP的多總線并行處理器設(shè)計(jì)
2017-10-19 13:40:314 并行總線，就是并行接口與計(jì)算機(jī)設(shè)備之間傳遞數(shù)據(jù)的通道。采用 并行傳送方式在 微型計(jì)算機(jī)與 外部設(shè)備之間進(jìn)行 數(shù)據(jù)傳送的接口叫并行接口。
2017-11-13 09:19:4778731 并行總線，就是并行接口與計(jì)算機(jī)設(shè)備之間傳遞數(shù)據(jù)的通道。采用并行傳送方式在 微型計(jì)算機(jī)與外部設(shè)備之間進(jìn)行數(shù)據(jù)傳送的接口叫并行接口，它有2個(gè)主要特點(diǎn)；一是同時(shí)并行傳送的二進(jìn)位數(shù)就是數(shù)據(jù)寬度；二是在計(jì)算機(jī)與外設(shè)之間采用應(yīng)答式的聯(lián)絡(luò)信號來協(xié)調(diào)雙方的數(shù)據(jù)傳送操作，這種聯(lián)絡(luò)信號又稱為握手信號。
2017-11-13 09:55:0712563 
為降低成本，提高設(shè)計(jì)靈活性，提出一種基于FPGA的1553B總線接口方案；采用自頂向下的設(shè)計(jì)方法，在分析1553B總線接口工作原理和響應(yīng)流程的基礎(chǔ)上，完成了接口方案各FPGA功能模塊設(shè)計(jì)；對關(guān)鍵模塊
2017-11-17 13:47:2519842 針對大容量固態(tài)存儲器中數(shù)據(jù)錯(cuò)“位”的問題，目前大多采用軟件ECC 模型進(jìn)行檢錯(cuò)和糾錯(cuò)，但這勢必會極大地影響存儲系統(tǒng)的讀寫性能。基于ECC校驗(yàn)原理，提出一種并行硬件ECC 模型，并采用FPGA 實(shí)現(xiàn)。仿真分析和實(shí)驗(yàn)結(jié)果表明:該模型不僅具有良好的糾錯(cuò)能力，而且顯著地提高了存儲系統(tǒng)的讀寫性能。
2017-11-18 10:32:515228 
本文結(jié)合實(shí)際系統(tǒng)中的前端圖像處理和圖像數(shù)據(jù)傳輸需要．充分利用ARM的靈活 性和FPGA的并行性特點(diǎn)，設(shè)計(jì)了一種基于ARM+FPGA的圖像快速采集傳輸系統(tǒng)。所選的ARM體系結(jié)構(gòu)是32位嵌入式RISC
2017-11-24 09:23:213937 
并行總線波形捕獲與分析。
2018-06-25 15:44:003560 隨著FPGA的設(shè)計(jì)速度和容量的明顯增長，當(dāng)前流行的FPGA芯片都提供高速總線，例如DDR內(nèi)存總線，PCI-X總線、SPI總線；針對超高速的數(shù)據(jù)傳輸，FPGA通過集成SerDes提供高速串行IO，支持各種諸如PCI-E、GBE、XAUI等高速串行總線協(xié)議，為各種不同標(biāo)準(zhǔn)的高速傳輸提供極大的靈活性。
2019-07-23 08:09:003676 
目前，已有很多學(xué)者對CAN總線通信性能進(jìn)行分析研究。文中在分析CAN總線通信控制協(xié)議的基礎(chǔ)上，在MATLAB/Sinulink軟件Stateflow仿真環(huán)境下，利用有限狀態(tài)機(jī)理論對CAN總線通信系統(tǒng)
2019-06-13 15:20:542851 
本文檔的主要內(nèi)容詳細(xì)介紹的是三態(tài)門原理HDL語言DSP和ARM總線的仿真及Modelsim使用教程資料主要內(nèi)容包括了：1 ModelSimSE的使用流程，2 一個(gè)Verilog計(jì)數(shù)器仿真詳細(xì)
2019-07-09 16:49:2710 等串行總線接口只能實(shí)現(xiàn)FPGA 和ARM 之間的低速通信 ;當(dāng)傳輸?shù)臄?shù)據(jù)量較大.要求高速傳輸時(shí)，就需要用并行總線來進(jìn)行兩者之間的高速數(shù)據(jù)傳輸.
2019-08-08 15:37:505863 
工程師更廣泛地理解基于FPGA的仿真，因?yàn)楣こ處熈?xí)慣于使用FPGA進(jìn)行設(shè)計(jì)。對基于處理器的仿真器的理解不太了解，而且有大量錯(cuò)誤信息的例子比比皆是。本文將嘗試消除解釋基于處理器的仿真如何工作以及如何將設(shè)計(jì)構(gòu)造映射到其中的謎團(tuán)，例如三態(tài)總線，復(fù)雜存儲器和異步時(shí)鐘。
2019-09-14 12:54:0010242 
I2C總線協(xié)議的串行數(shù)據(jù)，實(shí)現(xiàn)I2C主機(jī)控制器功能。同時(shí)，應(yīng)用MaxPlus軟件對設(shè)計(jì)進(jìn)行時(shí)序仿真，分析設(shè)計(jì)可行性與存在的不足，該設(shè)計(jì)能夠滿足預(yù)定目標(biāo)，拓展FPGA應(yīng)用。
2019-08-19 08:00:003 簡要介紹了ARM體系及其特點(diǎn)，詳細(xì)分析了ARM的流水技術(shù)、Cache技術(shù)、低功耗技術(shù)、代碼壓縮技術(shù)等，介紹了AMBA總線，給出了基于ARM和AMBA總線的片上系統(tǒng)的模型.
2019-11-20 17:12:339 作為一名PCB設(shè)計(jì)工程師，具備一些高速方面的知識是非常有必要的，甚至說是必須的。就信號來說，高速信號通常見于各種并行總線與串行總線，只有知道了什么是總線，才能知道它跑多快，才能開始進(jìn)行布線。
2020-10-21 14:14:214413 
INTEWORK-VBA(Vehicle Bus Analyzer) 車輛總線監(jiān)控分析及仿真工具，是由經(jīng)緯恒潤自主研發(fā)的一款專業(yè)、易用的車載總線監(jiān)控分析、仿真、測試工具。具備對總線數(shù)據(jù)的監(jiān)控與分析
2021-03-05 14:59:382430 
及布局布線，并用ModelSim和Matlab對設(shè)計(jì)作了聯(lián)合仿真。結(jié)果表明，通過利用FPGA器件中大量的乘法器、邏輯單元及存儲器等硬件資源，采用全并行加流水結(jié)構(gòu)，可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32點(diǎn)FFT運(yùn)算的功能，設(shè)計(jì)最高運(yùn)算速度可達(dá)11 ns，可實(shí)現(xiàn)對高速A/D采樣數(shù)據(jù)的實(shí)時(shí)處理.
2021-03-31 15:22:0011 M7015核心板擁有ARM處理器的軟件可編程性與FPGA的硬件可編程性，不僅實(shí)現(xiàn)數(shù)據(jù)存儲分析、網(wǎng)絡(luò)通訊、多媒體顯示等功能，還支持?jǐn)?shù)據(jù)并行采集，圖像高速采集，擴(kuò)展通訊接口等功能。 M7015核心板性能
2021-06-18 17:42:178569 ADC和DAC是FPGA與外部信號的接口，從數(shù)據(jù)接口類型的角度劃分，有低速的串行接口和高速的并行接口。FPGA經(jīng)常用來采集中高頻信號，因此使用并行ADC和DAC居多。本文將介紹如何使用FPGA驅(qū)動并行ADC和并行DAC芯片。
2022-04-21 08:55:225774 ZYNQ擁有ARM+FPGA這個(gè)神奇的架構(gòu)，那么ARM和FPGA究竟是如何進(jìn)行通信的呢？本章通過剖析AXI總線源碼，來一探其中的秘密。
2023-02-16 09:26:5711450 本文介紹了設(shè)計(jì)濾波器的FPGA實(shí)現(xiàn)步驟，并結(jié)合杜勇老師的書籍中的并行FIR濾波器部分進(jìn)行一步步實(shí)現(xiàn)硬件設(shè)計(jì)，對書中的架構(gòu)做了復(fù)現(xiàn)以及解讀，并進(jìn)行了仿真驗(yàn)證。
2023-05-24 10:57:36653 
VehicleSpy是英特佩斯推出的簡單易用高性價(jià)比的總線工具，包含分析軟件和采集調(diào)試硬件，具備對各類總線數(shù)據(jù)的網(wǎng)絡(luò)監(jiān)控、診斷、總線分析、數(shù)據(jù)采集、節(jié)點(diǎn)仿真、自動化測試等功能，目前支持的總線類型包含
2022-03-16 11:23:18594 
概述INTEWORK-VBA（VehicleBusAnalyzer）車載總線監(jiān)控分析及仿真工具，是由恒潤自主研發(fā)的一款專業(yè)、易用的車載總線工具。具備對總線數(shù)據(jù)的監(jiān)控與分析、節(jié)點(diǎn)仿真、報(bào)文發(fā)送、負(fù)載
2021-08-26 17:09:111040 
虹科CanEasy是一個(gè)基于Windows的CAN(FD)、LIN和車載以太網(wǎng)的分析、仿真和測試環(huán)境，它可以在在整個(gè)汽車開發(fā)過程中使用，從總線測試到仿真，自動化程度高，可以通過不同插件方便地配置和擴(kuò)展。
2022-09-15 17:01:08465 
電子發(fā)燒友網(wǎng)站提供《基于FPGA的ARM并行總線設(shè)計(jì)原理.pdf》資料免費(fèi)下載
2023-10-10 09:31:310 電子發(fā)燒友網(wǎng)站提供《基于ARM9平臺和FPGA的1553B總線測試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf》資料免費(fèi)下載
2023-11-08 10:10:290 并行總線和串行總線的區(qū)別? 并行總線和串行總線是計(jì)算機(jī)系統(tǒng)中常見的兩種數(shù)據(jù)傳輸方式，它們有著不同的工作原理和應(yīng)用場景。在這篇文章中，我將詳細(xì)介紹并行總線和串行總線的區(qū)別，并探討它們各自的優(yōu)勢和劣勢
2023-12-07 16:45:271520
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論