隨著航天技術的不斷發展和研究的不斷深入，星載數據總線作為航天器中各個設備和子系統之間的“骨架”和“神經”，其對數據傳輸的處理能力直接影響著整個系統的性能，為此需要一種高速、可擴展、低功耗、低成本的通用通信鏈路接口來滿足星載數據傳輸要求。文章主要闡述了針對星務計算機上基于S698PM的CPCI接口的Space Wire數據總線終端系統的硬件設計，為今后S698PM多核處理器和Space Wire總線在我國其他航天任務中的應用打下了良好的基礎。

0引言

Space Wire技術是歐空局為解決星上數據傳輸問題而提出的一種新的高速 (2 Mb/s~400 Mb/s)、點對點、全雙工的串行總線網絡。Space Wire不僅具有較高的數據傳輸速率，而且加強了在線錯誤檢測和恢復、故障處理和保護以及系統時間廣播等方面的功能，使之更加適應航天器的空間運行環境。本文在研究Space Wire總線的基礎上，分析了Space Wire總線接口終端的設計與實現，并著重分析了系統中主要組成部分的功能和設計。

1Space Wire網絡系統概述

Space Wire網絡采用的路由方式為動態路由，就是節點和節點之間以及節點和路由器之間沒有固定的數據通道，而是根據需要進行改變，不同源節點與目的節點之間的通信數據可以通過動態路由方式共用一條鏈路完成交叉傳輸，從而通過有限的物理鏈路建立起大量的節點之間的“虛擬信道”；Space Wire系統由多個鏈路、節點和路由器組成。節點是在網絡中進行包傳輸的源點和目的點；鏈路提供從一個節點到另一個節點間進行包傳輸的媒介。節點可以直接通過鏈路連接或者通過路由器連接；路由器將多個節點連接在一起，通過一定的路由機制將來自一個節點的數據包路由到其他節點上去［1］。圖1為Space Wire網絡示意圖。

2設計與實現方案

本文設計的Space Wire終端系統采用直接從模式設計，支持4路Space Wire總線通信，主要由處理器控制模塊、存儲器模塊、Space Wire驅動模塊和CPCI接口模塊4部分組成。

2.1終端系統總體結構

本文設計的Space Wire終端系統硬件主要由處理器控制模塊、存儲器模塊、SPW驅動模塊和CPCI接口模塊組成，圖2所示為 Space Wire終端系統結構框圖。此終端系統遵循ECSSEST5012C協議規范，通過Space Wire總線接口實現各個設備與子系統之間高速、實時、確定、可靠的數據交換。

2.2處理器控制模塊

本文設計的Space Wire終端系統，處理器控制模塊選用珠海歐比特控制工程股份有限公司的一款多核并行處理器SoC芯片S698PM，圖3為S698PM芯片結構框圖。此芯片采用對稱多處理架構（SMP），7級流水線，遵循SPARC V8架構標準，內部集成4個相同的高性能處理器核心和豐富的片上外設總線資源（包括Space Wire、1553B、CAN、以太網等），融入了三模冗余容錯、存儲器檢錯糾錯、指令流水線重啟等技術，支持RS232、JTAG、Ethernet在線調試，具有“抗輻照、高集成度、低功耗、超穩定、長壽命、小型化”等特點，為我國衛星、飛船、空間站、深空探測器等外太空電子智能系統及裝備提供抗輻照、高性能、高可靠的核心處理器芯片的保障和支持。

處理器控制模塊主要實現Space Wire節點的數據收發、字符判別、數據流控制、鏈路錯誤檢測與恢復以及與CPCI 9032通信接口通信等功能。Space Wire鏈路接口主要由接收器、發送器、控制器組成。下面簡單介紹Space Wire 節點控制器的工作過程。圖4所示為Space Wire節點控制器功能結構框圖。

控制器根據外部輸入的鏈路控制信號，復位或使能接收器和發送器，在接收器和發送器輸出的狀態信號基礎上判斷鏈路是否建立連接以及鏈路是否發生錯誤，在發生錯誤后執行錯誤恢復操作，重新建立鏈路連接。

接收器負責根據輸入的數據和狀態信號恢復采樣時鐘，并以此時鐘為基準對數據信號串并轉換以及判斷接收到的字符類型，將判斷出的字符類型送到控制器；另外，接收器負責時鐘恢復、數據解析、數據錯誤和狀態的檢查等，并將檢測到的錯誤信號送到控制器，由控制器完成錯誤恢復。