目前，電源工程師面臨的一個主要難題是，隨著商用電子產品的功能日益增多，其尺寸不斷縮小，留給電源電路的空間越來越少。解決該難題的辦法之一就是充分利用在MOSFET技術和封裝上的進步。通過在更小尺寸的封裝內采用更高性能的MOSFET，業內的一個趨勢是從SO-8等標準引線封裝向帶有底面漏極焊盤的功率封裝轉變。對于大電流應用，常用的是功率6mm x 5mm封裝，例如PowerPAK？ SO-8。但對于電流較小的應用，發展趨勢是向PowerPAK 1212-8這樣的3mm x 3mm功率封裝轉變。 在這類封裝中，RDS（on） 已經足夠低，使得這類芯片可以廣泛用于筆記本電腦中的10A DC-DC應用中。

　　雖然3mm x 3mm功率封裝已經使DC-DC電路使用的空間大幅減少，但還是能夠把所用的空間再減少一點，以及提高功率密度。實現這個目的的辦法之一就是用組合了兩個器件的封裝替代分立的單片MOSFET。SO-8雙芯片功率MOSFET已經使用了很長時間，但是通常只能處理5A以下的負載電流，這對上網本和筆記本電腦中的5V和3.3V電源軌是完全沒問題的，但對負載電流為10A或更高的系統來說顯然太低了。

　　圖1 雙芯片功率封裝

　　這就是為什么制造商努力設計MOSFET的雙芯片功率封裝的原因，因為這樣能大大提高可能的最大電流，而且熱性能也比傳統的表面貼裝封裝要好。利用這種功率封裝的基本原理是把兩片分開的芯片裝進一個封裝，這種器件就能減少電源電路所需的面積。

　　PowerPAIR就是這樣的一種封裝類型，這種封裝的外形尺寸比單片功率6 mm x 5 mm封裝 （PowerPAK SO-8）小，最大電流可以達到15A。在筆記本電腦中，一般像這么大的負載電流都會采用兩個功率6 mm x 5 mm的封裝，加上導線和打標簽的面積，以及兩個器件的位置擺放，占用的面積超過60mm2。這種雙芯片功率封裝的尺寸是6.0mm x 3.7mm ，在電路板上占用的面積為22mm2。把電路板空間減少63%對電源工程師是很有幫助的，因為他們給電源電路設計的空間是越來越少了。用傳統的SO-8雙芯片功率型封裝，是無法取得這么大的好處的。

　　與兩個6 mm x 5 mm功率封裝或兩個SO-8封裝相比，這種器件不但能節省空間，而且能簡化設計，比兩個3 mm x 3 mm功率封裝還能再節省點空間。雙芯片功率封裝很容易用一個器件替換兩個3 mm x3 mm封裝，甚至還能在PCB上再省出布線和打標示的空間，如圖1所示。因此對5A~15A的DC-DC應用，用這種器件是很合理的設計步驟，也是提高功率密度的方式之一 。

　　PowerPAIR雙芯片功率封裝使用了一種類似DC-DC降壓轉換器的非對稱結構，使優化的高邊和低邊器件占用相同的封裝。如圖2所示，低邊 MOSFET的導通電阻比高邊 MOSFET的低，這會導致焊盤區的大小不一致。

　　圖2 PowerPAIR雙芯片功率封裝結構圖

　　事實上，低邊MOSFET的導通電阻是器件的關鍵特性。即使封裝尺寸變小了，還是有可能在最高4.5V電壓下把RDS（on）降到5mΩ以下。這有助于提高在最大負載條件下的效率，還能讓器件工作的溫度更低，即便尺寸很小。

　　這種器件的另一個好處是布線。從圖2中可以看到，封裝的引腳使其能很容易地集成進降壓轉換器的設計方案中。更特殊之處在于，器件的輸入是在一側，輸出在另一側。引腳2和3與DC-DC電路的VIN相對應，是高邊MOSFET的漏極。小焊盤也是高邊元器件的漏極焊盤。較大的焊盤是電路的開關節點，在這個地方，高邊MOSFET的源極和低邊MOSFET的漏極在內部連到器件上。這個節點會連到電感器。最后，接地是引腳4和5，是低邊MOSFET的源極。引腳1和6 分別連到高邊和低邊MOSFET的柵極。這種布線很簡單，而且減少了用兩個器件時發生布線錯誤的幾率。把多個器件組合在一起時需要額外的PCB走線，這種布線還能減少與此種PCB走線相關的寄生電感。

　　改用較小外形尺寸雙芯片功率封裝的另一個好處是能夠實現的效率可以幫助提高功率密度。器件安裝在單相降壓轉換器評估板上，條件如下：

　　VIN = 12 V， VOUT = 1.05 V， VDRIVE = 5.0V， fsw = 300 kHz， IOUT max. = 15 A

　　效率是在整個功率范圍內測量的。在15A電流下，效率是87%，器件的外殼溫度恰好低于70 °C。峰值效率高于91.5 %。這樣的性能有助于在醫療系統中減少功率損耗，節約能量，而且還能實現小外形尺寸的設計，如圖3所示。

　　圖3 示意圖

　　采用6.0mm x 3.7mm外形尺寸的雙芯片不對稱功率封裝是MOSFET封裝技術上的重大進步。這種封裝使工程師能夠改善電源的性能，縮小體積，以及簡化設計，同時可實現現在的消費電子產品所要求的高效率或性能。