74LS165功能簡介

　　主要電特性如下：

　　工作原理：

　　當移位\植入控制端（SH/LD）為低電平時，并行數據（A-H）被置入寄存器，而時鐘（CLK，CLKINH）及串行數據（SER）均無關。當SH/LD）為高電平時，并行置數功能被禁止。CLK和CLKINK在功能上是等價的，可以交換使用。當CLK和CLKINK有一個為低電平并且SH/LD為高電平時，另一個時鐘可以輸入。當CLR和CLKINK有一個為高電平時，另一個時鐘被禁止。只有在CLK為高電平時CLKINK才可變為高電平。

　　引出端符號

　　CLK; CLK INK 時鐘輸入端（上升沿有效）

　　A-H 并行數據輸入端

　　SER 串行數據輸入端

　　QH 輸出端

　　QH“ 互補輸出端

　　Sh/LD”移位控制/置入控制（低電平有效）

　　邏輯圖

　　單片機I/O端口驅動74LS165電路

　　用I/O模擬移位寄存器的時序驅動74LS165，實現并行數據的輸入。如下圖所示，P1.5被用于串行數據輸入，P1.6用于移位時鐘輸出，P1.7用來控制74LS165的工作狀態。

　　單片機I/O端口驅動74LS165主要包括函數聲明管腳定義部分、數據輸入函數以及數據輸出函數。

　　74ls165級聯測試程序與proteus仿真電路圖

　　關于如何做74ls165級聯測試程序與proteus仿真電路圖，內容請看下文：

　　下面是proteus仿真原理圖：