吴忠躺衫网络科技有限公司

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      XL FPGA技術(shù)交流

      文章：117 被閱讀：17.1w 粉絲數(shù)：13 關(guān)注數(shù)：0 點贊數(shù)：0

      分享易靈思FPGA

      廣告

      采用易靈思Ti60F100的Ti60F100I3評估板詳解

      簡介? ?? TI60F100-DK是一款采用易靈思Ti60F100開發(fā)的評估板。 采用底板和核心板....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 01-22 11:39 ?460次閱讀
      采用易靈思Ti60F100的Ti60F100I3評估板詳解

      MIPI2.5G DPHY CSI2DSI demo移植 -v1

      最近陸續(xù)有客戶在評估易靈思的Ti180。Ti180的MIPI 2.5G是硬核。今天做一個簡單的移植來....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 01-21 16:56 ?384次閱讀
      MIPI2.5G DPHY CSI2DSI demo移植 -v1

      programmer下載常見問題總結(jié)-v7

      （0）連接下載器之后什么也讀不出來 說明 ：一般為驅(qū)動沒有安裝，在device manger里面查看....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 01-16 14:46 ?1204次閱讀
      programmer下載常見問題總結(jié)-v7

      Efinity debuger常見問題總結(jié)-v3

      ? (1)UUID mismatch Efinity在Debug時會出現(xiàn)UUID mismatch錯....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 01-16 10:33 ?922次閱讀
      Efinity debuger常見問題總結(jié)-v3

      易靈思FPGA PS配置模式--v7

      準備工作 PS模式首先要把Bitstream Generation中的 （1）JTAG模式選擇為Pa....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 12-24 14:37 ?749次閱讀
      易靈思FPGA PS配置模式--v7

      淺談LVDS-V1

      這里以鈦金的LVDS為例。 LVDS RX 時鐘選擇 LVDS時鐘的接收要連接名字為GPIOx_P_....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 12-10 10:00 ?278次閱讀
      淺談LVDS-V1

      programmer燒寫用戶數(shù)據(jù)到flash-v1

      今天有客戶提出怎樣把用戶數(shù)據(jù)寫入到flash的操作，本來以為寫的programmer都不支持了，但是....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-28 15:13 ?1025次閱讀
      programmer燒寫用戶數(shù)據(jù)到flash-v1

      RISCV 操作常見問題集 - v6

      （1）如果工程直接復(fù)制另一個工程，路徑一定要修改，建議重新eclipse工程。 （2）clean P....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-27 17:18 ?891次閱讀
      RISCV 操作常見問題集 - v6

      Efinity入門使用-v2

      1、 軟件預(yù)設(shè)置2、新建工程3、添加源文件4、添加管腳約束5、添加GPIO6、PLL設(shè)置7、添加debug8、
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-06 15:56 ?405次閱讀

      Efinity入門使用-v4

      一、 軟件預(yù)設(shè)置二、新建工程三、添加源文件四、添加管腳約束五、添加GPIO六、PLL設(shè)置七、IPM添加IP八、
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-06 15:56 ?424次閱讀

      Efinity入門使用-v3

      1、 軟件預(yù)設(shè)置2、新建工程3、添加源文件4、添加管腳約束5、添加GPIO6、PLL設(shè)置7、添加debug8、
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-06 15:56 ?202次閱讀

      RISC V的I2C操作

      接口處理top接口output ? ? ?system_i2c_0_io_sda_writeEnable,ou
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?312次閱讀

      RISCV 操作常見問題集 - v5

      （1）如果工程直接復(fù)制另一個工程，路徑一定要修改，建議重新eclipse工程。（2）clean Project
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?349次閱讀

      Efinity RISC-V IDE入門使用-4

      一、Efinity工程io_memoryClk是與存儲器接口共用的時鐘，需要連接正確。UART由于鈦金系列是有
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?434次閱讀

      SOC GPIO操作

      sapphire Soc提供了兩個GPIO組每組有4個GPIO，定義為GPIO[3:0]，其中只有GPIO[1
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?197次閱讀

      RISCV 操作常見問題集 - v4

      （1）如果工程直接復(fù)制另一個工程，路徑一定要修改，建議重新eclipse工程。（2）clean Project
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?387次閱讀

      Efinity軟件安裝-v5

      感謝朋友提供的視頻。1、軟件下載易靈思管網(wǎng)地址為https://www.elitestek.com最近一段時間
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?383次閱讀

      常用時序約束使用說明-v1

      為了節(jié)省每層導(dǎo)入網(wǎng)表的時間，在設(shè)置中我們通常不會勾選Aoto Load place and route Dat
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?249次閱讀

      自定義RISC V的bootloader-v2

      在生成SoC時，會生成一個預(yù)定義bootloader .bin文件，用于指定soc的工程運行的地址，....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 10-31 12:37 ?706次閱讀
      自定義RISC V的bootloader-v2

      易靈思鈦金系列加密方案-V1

      硬件設(shè)計要求? 在之前的版本中，加密是通過VCC_AUX來供電的。在新的版本中已經(jīng)通過單獨的VQPS....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 10-30 08:04 ?1065次閱讀
      易靈思鈦金系列加密方案-V1

      易靈思Efinity入門使用-v8

      Step1:點擊設(shè)置 Step2:在Top level project path中輸入路徑 ....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 10-23 10:37 ?1197次閱讀
      易靈思Efinity入門使用-v8

      FPGA軟件Efinity入門使用-v7

      ? 一、 軟件預(yù)設(shè)置 二、新建工程 三、添加源文件 四、添加管腳約束 五、添加GPIO 六、 PLL....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 10-21 18:55 ?1023次閱讀
      FPGA軟件Efinity入門使用-v7

      Efinity FIFO IP仿真問題 -v1

      Efinity目前不支持聯(lián)合仿真，只能通過調(diào)用源文件仿真。 我們生成一個fifo IP命名為fifo....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 10-21 11:41 ?1119次閱讀
      Efinity FIFO IP仿真問題 -v1

      易靈思下載器驅(qū)動安裝-v2

      該下載器把SPI與JTAG管腳進行了分開處理。鑒于JTAG使用較多，SPI使用較少，所以把JTAG放....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 10-16 18:29 ?1386次閱讀
      易靈思下載器驅(qū)動安裝-v2

      邏輯布線鎖定 用FPGA實現(xiàn)TDC時的邏輯鎖定和布線鎖定

      在激光雷達中，使用FPGA實現(xiàn)TDC時需要手動約束進位鏈的位置。這里簡單記錄下。 Efinit....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 10-15 11:31 ?2140次閱讀
      邏輯布線鎖定 用FPGA實現(xiàn)TDC時的邏輯鎖定和布線鎖定

      RISCV 操作常見問題集 - v5

      （1）如果工程直接復(fù)制另一個工程，路徑一定要修改，建議重新eclipse工程。 （2）clean P....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 09-09 18:14 ?774次閱讀
      RISCV 操作常見問題集 - v5

      I2C筆記分享

      SCL：上升沿將數(shù)據(jù)輸入到每個EEPROM器件中；下降沿驅(qū)動EEPROM器件輸出數(shù)據(jù)。(邊沿觸發(fā)) ....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 08-13 18:19 ?807次閱讀

      programmer下載常見問題總結(jié)-v2

      programmer下載常見問題總結(jié)
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 08-13 16:17 ?1591次閱讀
      programmer下載常見問題總結(jié)-v2

      Efinity編譯生成文件使用指導(dǎo)-v1

      接上篇： （6）查看Unassigned Core Pins。 在placement下面的palce....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 08-13 14:22 ?831次閱讀
      Efinity編譯生成文件使用指導(dǎo)-v1

      Efinity編譯生成文件使用指導(dǎo)

      （1）查看綜合后的原語 在outflow .map是網(wǎng)表對FPGA資源的映射。比如gbuf,dspt....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 08-13 11:51 ?1359次閱讀
      Efinity編譯生成文件使用指導(dǎo)
      百家乐单机版游戏下载| 大发888促销代码| 百家乐官网软件购买| 百家乐如何睇路| 舟山星空棋牌游戏大厅下载| 如何赢百家乐官网的玩法技巧和规则 | 百家乐存在千术吗| 网上赌场| 百家乐投注心得和技巧| 注册送现金| 百家乐娱乐城新澳博| 上饶市| 百家乐开户导航| 百家乐官网视频游戏官网| 如何赢百家乐的玩法技巧和规则| 百家乐官网视频麻将下载| 梦幻城百家乐的玩法技巧和规则| 百家乐官网赌博是否违法| 澳门百家乐群代理| 广州百家乐官网牌具公司| 大发888娱乐场下载| 免费百家乐官网计划软件| 威尼斯娱乐| 试玩百家乐网| 百家乐官网注册送彩金平台| 威尼斯人娱乐城游戏平台| 百家乐官网皇室百家乐官网的玩法技巧和规则 | 澳门百家乐怎么才能赢钱| 百家乐官网视频二人麻将| 百家乐推荐| 线上百家乐官网技巧| 大发888好吗| 百家乐庄闲的分布| 百家乐官网信誉好的平台| 太阳城巴黎左岸| 百家乐官网看图赢钱| 在线百家乐官网代理| 博必发百家乐的玩法技巧和规则| 百家乐官网投注外围哪里好| 新葡京娱乐城开户| 百家乐挂机软件|