OpenCL 標準為軟件開發人員提供了一個統一的編程環境，可編寫高效、可移植的代碼，實現豐富的算法，SDAccel 開發環境符合 Khronos OpenCL 1.0 標準， 因此可以輕松地在 FPGA 上對 OpenCL 進行加速。

Xilinx 已經形成一個聯盟成員的全球生態系統，可提供各種平臺、庫和設計服務幫助全球設計團隊充分利用在其 OpenCL、C 和 C++ 應用中基于 FPGA 的加速。

以下通過兩個視頻向您詳細介紹 OpenCL 應用架構，以及內存架構，并同時還向您演示如何使用賽靈思 FPGA 進行加速。

OpenCL 應用架構詳解

OpenCL 中對于異構計算應用為所有的實現定義了一個基本的編程模型標準。本視頻介紹了一個 基于 OpenCL 應用的主機代碼和內核元素，并演示了這些元素包含 FPGA 加速器對系統映射的解釋

OpenCL 內存架構詳解

OpenCL 定義了一個內存架構和抽象模型，是一個可應用于計算設備的通用標準。這就意味著程序員只需要了解一個可簡化應用編程的內存模型就足夠了。本視頻提供了對 OpenCL 內存模型架構的詳解，并演示了如何在 FPGA 加速器件上實現它。