隨著物聯網應用的興起，對芯片低功耗的需求也會越來越多。分析幾個關鍵的低功耗技術，對比通用的設計方法，未來會有更多低功耗架構的電路及方法出現。低功耗的需求一定是和應用相關，沒有最低，只有最合適的。

1 引言

隨著物聯網和智能城市及智能電網的普及，MCU 的應用也迎來了井噴式的發展。目前國外大廠如ST、NXP、TI 等芯片公司占據 MCU 大部分的市場份額，且提供全系列芯片及產品來滿足客戶需求。對于國內公司來說，面臨的壓力和挑戰是除了技術本身外面，構建 MCU 的生態系統也很重要。中國公司的優勢在于中國是 MCU 應用最大的市場，本土企業更了解客戶的需求和痛點。為此需要在架構創新性、產品的可靠性，低功耗設計及性能提升上做更多的努力。

2 MCU 技術

MCU 最初應用領域主要在工業控制和消費類市場，隨著 MCU 需求量和應用的不斷擴展，MCU 已全面向 SoC 方面發展，功能越來越強大，處理能力越來越強，外設和接口不斷擴充。為了滿足新的需求和高端應用市場，MCU 的架構也發生了很大的變化，從 51 core 向 AMR 內核發展，根據應用場景和需求不同，8/16/32 bit MCU 會并存一段時間,圖 1 為 MCU 的應用方向向各種智能應用轉換。

選擇不同 bit MCU 要依據芯片的功能需求，性能需求，功耗要求及成本綜合考慮。圖 2 為各種 MCU 的占比圖（資料來源：SIA/WSTS Semico Research Corp）。

從成本方面來講，8 bit MCU 具有優勢，可滿足低端需求，而 32 bit MCU 因為提供更強大的運算處理能力，更快的速度已經成為高端 MCU 的標配。而高端 MCU 通常搭載 AMR cortex-M 處理器，配合豐富的外設接口及高可靠性，高性能的模擬模塊，來提供滿足市場及客戶需求。MCU 中涉及的關鍵技術和問題非常多，從系統設計開始，如何定義系統架構，如何構建平臺和MCU生態系統到數字電路設計；從工藝的選擇到模擬電路的設計，從可靠性設計到低功耗設計；從應用創新到滿足客戶各種需求 。每個方面都對設計公司提出很高的挑戰。

本文僅從低功耗設計的角度研究 MCU 在低功耗設計方面的一些技術挑戰和方向。

3 MCU 的低功耗設計

隨著物聯網的興起，各種可穿戴設備都需要電池供電，MCU 的要求除了豐富的功能模塊支持和高性能指標之外，低功耗也成為一個非常重要的課題。特別是可穿戴設備大多采用電池供電，希望待機時間很長，所以低功耗設計的重要性就特別凸現。MCU 的低功耗設計不僅需要保證在正常模式下，芯片的功耗要低，而且需要合理配置工作模式，讓芯片能夠盡可能的省電，即大多數情況下，芯片處于省電模式下，盡可能延長電池的使用壽命。圖 3 是一般 MCU 芯片的工作模式，為了省電，一般設計僅僅在需要工作時將必要的模塊打開，而大多數情況模塊處于 Sleep 模式，也即盡量降低處于 Normal 模式的時間。

低功耗的設計涉及正常模式的低功耗設計及睡眠模式下的低功耗設計兩個方面。這兩方面對于低功耗設計都非常重要，下面分別進行分析。

3.1 Normal 模式的低功耗設計

MCU 芯片的周期從 Sleep 模式進入 Normal 模式進行數據處理，數據處理結束之后立即進入 Sleep 模式。一般 MCU 還有一個 Hold mode，功耗比 Normal 模式低，與系統定義相關，即根據需要選擇性的開關一些模塊并保持一定的狀態。

Normal 模式下的功耗包含數字動態功耗和以模擬為主的靜態功耗。

數字動態功耗的表達式為式（1）

P＝α×Vdd2×f×Cl （1）

其中，Vdd 為數字工作電壓，f 為數字工作頻率，Cl 數字模塊的負載，而α是開關工作的比率。在 Normal 模式下，數字工作在低頻及采用深亞微米工藝使其 load 更小，盡量降低開關的次數會大大降低數字部分的動態功耗。但是工作電壓的降低會帶來速度的降低，會降低數字電路的抗干擾性能。圖 4 是不同模塊根據系統定義和需求工作在不同的電源電壓下的示例。 采用 Clock gated 技術[1]（圖 5）可以大大降低功耗，使得數字模塊僅僅在需要工作時工作。另外降低系統頻率也會優化功耗，但是會帶來處理速度的下降。所以數字動態功耗的優化需要結合系統需求來進行。一般數字模塊通過合理的分配不同模塊工作在不同的電源電壓下，并且采用合理的門控時鐘方案和選擇合適的時鐘，以實現功耗的最優化設計。

除了數字動態功耗外，模擬模塊的設計也要求低功耗。在 Normal 模式下，模擬的模塊如電源管理模塊，Bandgap Reference 及 Voltage Regulation，在保證性能的情況下，盡可能降低模擬電路的功耗（圖 6）。

3.2 Sleep 模式下的低功耗設計

MCU 在睡眠模式下，為了得到低功耗，一般需要在如下幾個方面進行設計優化，系統級，工藝級，模擬及數字模塊設計。如圖 7 所示。

MCU 低功耗設計離不開工藝的支持，工藝的選擇對 MCU 的低功耗影響很大，一般 Foundry 廠家都提供 Low power 或 Low leakage 的工藝。芯片進入睡眠模式后，數字電路大部分處于 power down的狀態。如果工藝選擇合適，數字電路在睡眠模式的漏電流就很小，芯片才可能實現低功耗的模式。

工藝越先進，漏電流越大。為此需要采用 Low leakage 的工藝來進行低功耗的設計。器件的漏電流由 Gate 漏電流（由通過 Gate 氧化層的載流子隧穿電流），深亞微米工藝下，Gate 氧化層厚度減小，進入通過氧化層的電場增強，隧穿效應比較明顯。GIDL 電流，源漏的穿通電流，熱載流子效應及反向PN結的遂穿電流都會導致漏電流的增加。所以工藝的評估非常重要[2]（圖 8）。

另外進入 Sleep 模式后，整個系統的功耗控制方案需要提前評估，是否需要 power gate 的控制，即斷開模塊的電源，徹底斷電?；蛘咝枰巹澫到y在進入 Sleep 模式后，各個模塊的供電是如何考慮的？是否需要 DC-DC 或 LDO 供電，供電的電壓是多少？系統電源的策略對最終的低功耗有很大的影響。 比如采用 DC-DC 供電就比直接采用 LDO 更省電，但是 DC-DC 帶來的電源波動對電路的影響需要結合系統需求來決定，也可以采用 DC-DC 加 LDO 的方式，但會帶來面積上的代價等，這些都需要綜合考慮。 另外一個考慮是進入 Sleep 模式后，時鐘的頻率的大小，是來自 RC OSC 或 OSC 32k 等。

上面兩方面確定之后，就需要考慮低功耗的模擬及數字電路設計，對于模擬模塊來說，提供低功耗的 LDO 和時鐘及復位模塊直接決定于 Sleep 模式下的 MCU 功耗，LDO 作為供電模塊，雖然在 Sleep 模式下驅動電流很小，但其本身的功耗要盡可能的小，LDO 的參考 Bandgap 也同樣需要低功耗的設計，一般情況下，Sleep 模式對 LDO 的電壓精度要求不高，所以使得低功耗的設計成為可能。時鐘模塊需要結合系統定義，確定低功耗模式下是提供精準的 OSC 32k 時鐘還是 RC OSC 的時鐘就可以滿足要求。另外模擬也需要提供 Reset 模塊來監控外部電源的情況，如果電源電壓太低，也需要及時輸出相應的指示信號。

對于低功耗模擬電路來說，從圖 9（gm/Id 圖）[3]中可以看到，如果模擬電路工作在低功耗區域，則模擬模塊需要工作在亞閾值區。亞閾值區模擬 MOS 管的電流和 VGS 的關系如式（2），VGS 輸入非常接近 Vth。在亞閾值區間，MOS 管的電流和 VGS 成指數關系[4]。

Id＝Is×eVGS/(n×KT/q)（2）

對于數字電路的模塊，進入 Sleep 模式后，常開的邏輯電路一般對于時序要求不高，可以采用適當降低其供電電壓來降低功耗，采用盡可能低的時鐘來保持一定的工作狀態。另外一個非常重要的模塊是 RAM 的設計，RAM 在 Sleep 模式后，一部分會 power down。另外一部分電路需要處于保持模式，來存儲一定的數據，既不會讀也不會進行寫操作，只要保持狀態即可。而 RAM 的電流占到數字電流很大的比列，通常采用的 RAM 功耗降低的方法有降低 RAM 的工作電壓或采用特殊結果的 RAM 電路來降低功耗。

4 結語

MCU 的低功耗設計是 MCU 芯片非常核心的技術，也是各家 MCU 進行性能指標對比最關鍵的一個環節。在 MCU 的低功耗設計中，涉及從芯片工藝﹑系統設計到模擬及數字實現的方方面面。隨著物聯網應用的興起，對低功耗的需求也會越來越多，本文提到的幾個關鍵的低功耗技術是一些比較通用的設計方法，未來也會有更多低功耗架構的電路及方法出現，但不論怎樣，低功耗的需求一定是和應用相關的——沒有最低，只有最合適的。