國際領先的定制化芯片（ASIC）設計方案提供商及DDR控制器和物理層IP供應商——燦芯半導體（上海）有限公司（以下簡稱“燦芯半導體”）對外宣布與成都納能、芯啟源電子科技有限公司（以下簡稱“芯啟源”）共同合作，集成USB3.0物理層設計（PHY）與控制器 （Controller）并應用于中芯國際40nm和55nm的工藝技術，推出完整的USB 3.0 IP解決方案。

成都納能首席執行官武國勝表示：“納能與燦芯半導體合作，提供基于中芯國際40nm和55nm的USB3.0 PHY，支持多通道應用并完全兼容PIPE3接口協議，可以有效降低SoC的設計風險和成本。我們期待與燦芯半導體展開全面深入的合作，為客戶提供高速接口技術的整體解決方案。”

芯啟源的首席執行官盧笙表示：“芯啟源USB控制器基于下一代的全新架構，可以支持低功耗、高效內存和可配置的設計。芯啟源和燦芯半導體共同合作將業界領先的USB IP應用于中芯國際的產業鏈生態系統，為SoC設計提供高度優化并經過USB-IF認證的IP解決方案。”

“我們很高興與成都納能、芯啟源合作，為我們的ASIC產品提供完整的USB3.0 IP解決方案，”燦芯半導體首席執行官莊志青博士說，“此方案可以應用于中芯國際40nm和55nm成熟工藝的SoC設計，幫助我們的客戶克服技術上的挑戰、降低成本、加快產品研發進度和縮短上市時間。”