當前VLSI 技術不斷向深亞微米及納米級發(fā)展，模擬開關是模擬電路中的一個十分重要的原件，由于其較低的導通電阻，極佳的開關特性以及微小封裝的特性，受到人們的廣泛關注。模擬開關導通電阻的大小直接影響開關的性能，低導通電阻不僅可以降低信號損耗而且可以提高開關速度。要減小開關導通電阻，可以通過采用大寬長比的器件和提高柵源電壓的方法，可是調(diào)節(jié)器件的物理尺寸不可避免地會帶來一些不必要的寄生效應，比如增大器件的寬度會增加器件面積進而增加柵電容，脈沖控制信號會通過電容耦合到模擬開關的輸入和輸出，在每個開關周期其充放電過程中會消耗更多的電流，時間常數(shù)t=RC， 充放電時間取決于負載電阻和電容，使得開關的速度變慢，同時增大寬長比也增加了器件的成本。當前減小導通電阻的普遍辦法是提高開關管的柵電壓。

1 傳統(tǒng)模擬開關原理及柵增壓原理

端分別為傳送信號的輸入、輸出端，兩個管子的柵極分別由極性相反的信號來控制。由于MOS管的源極和漏極可以互換，因此這個電路的輸入、輸出端也可以互換，它可以控制信息雙向流通，就像一個雙向開關。工作過程：當控制信號S=1 時，PMOS 管和NMOS管均導通，傳輸門接通，信號暢行無阻；當控制信號S=0 時，PMOS 管和NMOS 管均截止，傳輸門關閉，開關斷開。當一管的導通電阻減小，則另一管的導通電阻就增加。由于兩管是并聯(lián)運行，可近似地認為開關的導通電阻近似為一常數(shù)。這是CMOS 傳輸門的優(yōu)點。

1.1 模擬開關分析

CMOS 開關的導通電阻為：

展開為：

其中un 和up 表示NMOS 管和PMOS 管遷移率；Cox 表示器件的柵氧化層電容；Vg 表示NMOS 管柵電壓，Vthn|Vthp|分別表

示NMOS 管和PMOS 管的閾值電壓，如果設計時取

時，式（2）可化簡為：

導通電阻將不隨輸入信號改變而改變，可等效為一個恒定阻值的電阻，如式（3），不會引起模擬信號的失真，由于導通電阻是由兩個電阻并聯(lián)，所以阻值較單管開關小得多，使得開關速率又得到提高。從式（3）中可以知道MOS 開關為了能提高速度和精度，需要抬高NMOS 管的柵電壓。增加柵電壓最直接的辦法就是提高電路的電源低壓，但是從低電壓系統(tǒng)角度來說這增加了成本，因此需要加一個電源電路，最好的辦法是芯片內(nèi)部產(chǎn)生一個電壓來增加柵電壓。

1.2 柵增壓原理

柵增壓原理是依靠電荷泵的工作原理：先貯存能量，然后以受控方式釋放能量，以獲得所需的輸出電壓。本文中所用的電容式電荷泵采用電容器來貯存能量，通過電容對電荷的積累，電容A 端接時鐘信號Clk，當A 點電位為0 時，B 點電位為Vdd；當A點電位為Vdd 時，由于電容兩端的電壓不會突變，理想情況下，此時B 點電位被抬升為2Vdd，因為電荷泵的有效開環(huán)輸出電阻存在，使得實際情況B 點電位低于2Vdd。

2 改進型模擬開關電路設計

2.1 電路描述和分析

圖4 為本文設計的柵增壓電路，M3 和M4 組成了一對傳輸門，可以保證輸入信號在高低電壓無損失地傳輸?shù)絺鬏旈T的另一端。M1 的柵極接反相器的輸出端，漏源兩端分別接電容正極板和電源電壓，M1 的作用是當開關連通且時鐘信號為高電平時，保證電容電壓抬升后不會迅速放電使電容正極板電位為0。M2 的柵極接時鐘信號CLK，漏源兩端分別接電容正極板和電源電壓，它的作用是當開關關閉時，M2 導通時使電容正極板電位保持在電源電壓。下面分析該電路的工作情況：

當開關關閉時，S 為低電平，M1 導通，保證電容正極板上的電壓最低為VDD，此時M3 和M4 都不導通，信號不能達到輸出端。當開關導通時，S 為高電平，M1 截止，時鐘為低電平時，M2 和M5 導通，M1 和M6 關閉，電容充電至P-Vds；CLK為高時，由于電容兩邊電壓不會突變，電容正極板上的電壓會被抬升至原來的兩倍。

從上面分析可知，所有跟開關柵端電壓連通的電壓都是和輸入信號無關的，因此開關導通電阻與輸入信號無關，可以大大抑制信號有關的電壓損失，保證了信號的線性度和器件的可靠性。

2.2 性能仿真及結(jié)果分析

基于NEC0.35umCMOS 工藝的模型參數(shù)，采用Spectre 模擬軟件，對圖3 進行模擬仿真。電源電壓為5V，輸入信號singlin為500KHZ，信號幅度5V，電荷泵時鐘為100MHZ，電容為1.8pf，仿真得到了開關導通電阻隨Vg 電壓的變化（圖5）、電荷泵抬升后的電壓（圖6）和輸出信號結(jié)果（圖7），可見，導通電阻在大于電源電壓時急劇降低，電容正極板上的電壓可以抬升至9V，輸出電壓波形比較理圖想，損耗很小，幾乎沒有。

3 結(jié)語

本文分析了CMOS 模擬開關對傳輸信號的影響。利用電荷泵技術，設計了一種5V 電源電壓下的模擬開關，該器件適用于0~5V 的輸入信號，并能將0~5V 的時鐘信號抬升到0~10V，從而具有更好的線性特性和更小的導通電阻，大大降低信號的失真。對開關電路進行了分析，采用Spectre 軟件，基于NEC0.35um CMOS 工藝條件進行仿真，驗證了該結(jié)構的線性度和可靠性。