Silicon Labs（亦稱“芯科科技”）最新發布的Si5332任意頻率的時鐘發生器可以為10/25/100G 數據中心的時鐘設計提供最高級別的集成度，包含通信和工業應用程序中的完整時鐘樹整合，進而降低系統的物料成本并加快開發時程。

Si5332采用 Silicon Labs 專有的 MultiSynth 分頻技術，在任何輸出上都提供 0ppm 準確度的部分時鐘合成，該設備還包括一個可選的嵌入式參考水晶和多達7個用戶定義的硬件輸入插口，可以作為輸出支持一個或多個輸出、頻率控制、擴展頻譜支持或輸入引用選擇。

我們更提供完整的ClockBuilder開發工具支持，讓工程師可以使用此一專業軟件快速而輕松地配置Si5332，既可以做到預先編程，也可以在系統內編程選項中使用。歡迎點擊“閱讀原文”至相應產品網頁了解更多信息。

高集成的單芯片時鐘樹解決方案

Si5332可以說是目前行業內同級產品中具備最高的外設器件和功能集成度的時鐘產品，其特色如下：

6/8/12 - 輸出設備在 32/40/48 引腳 QFN 中可用

175fs RMS phase jitter TYP on outputs up to 333.33MHz

1.8 V - 3.3 V 操作和輸出電壓

行業領先的電路消耗（小于 300mA，最高達 8 個輸出）

MultiSynth 分數合成和整數分頻器

LVDS，LVPECL，HCSL，LVCMOS 輸出格式PCIe Gen1/2/3/4 合規

滿足高速互聯的抖動要求，包括 CCIX、OpenCapi 和 NVLInk

兩種獨立的擴展頻譜高達 2.5%（向下或中心）

撓性交叉點 mux 輸出路徑

ClockBuilder Pro 配置簡化時鐘樹設計。

在不犧牲電力的情況下將抖動性能最大化

Si5332抖動性能已優化，從而滿足 10/25/100G 數據中心、通信和工業市場的參考時鐘要求。集成的芯片噪聲調節消除了對外部 LDO 和被動網絡的需要，為板和電源噪聲提供了額外的免疫力，減少對輸出時鐘抖動性能的影響。

實現低抖動通常以高電流消耗為代價。Si5332打破這一障礙，達到目前的消耗水平- 相比競爭的解決方案要低 50%，以幫助在能源友好的應用中滿足系統當前消耗預算。

156.25MHz Output Clock Phase Jitter of 175fs RMS

高度的編程靈活性

用戶可以使用 ClockBuilder Pro軟件工具在短短幾分鐘內創建定制完全匹配系統時鐘需求的配置文件。該設備具有多達 7 用戶可定義的硬件輸入引腳，可被分配到多個不同的功能，包括一個或多個輸出的輸出允許、頻率控制、擴展頻譜支持，或輸入參考頻率選擇。一旦配置文件完成，便可以立即生成部件編號，在不到 2 周時間內就可以得到樣品。