突發結束(CTI_O=3’b111)表示當前操作是當前突發的最后一次操作,主設備在當前操作結束后緊接著的時鐘周期不再發起操作。
圖26給出了CTI_O=3’b111的用法。圖中共有3次操作。第一次操作和第二次操作是一個突發操作的一部分。第一次操作發生在上升沿0,這是一次寄存反饋讀操作,第二次操作是該突發操作的最后一個操作,主設備將CTI_O置為3’b111表示整個突發操作結束。第三次操作為單次寫操作。
圖26 Wishbone總線的突發結束
圖26的操作過程如下:
在時鐘上升沿0到達之前,一個突發寄存反饋讀操作正在進行。從設備將數據放到數據總線DAT_I()。
在時鐘上升沿0,主設備將DAT_I()采樣,并更新地址總線ADR_O(),同時將CTI_O()置為3’b111表示本次突發讀操作即將結束。從設備根據時鐘上升沿0采樣到的CTI_O()的值(不等于3’b111)知道操作還在進行,因此仍然將ACK_I置高,并在數據總線DAT_I()放上新的數據。
在時鐘上升沿1,主設備將DAT_I()采樣完成整個突發讀操作,同時主設備將新地址信號放到地址總線ADR_O()上,將新數據信號放到數據總線DAT_O()上,將WE_O置為高表示寫操作,CTI_O()置為3’b111表示本次寫操作只進行一次。由于從設備根據CTI_O()為3’b111知道整個突發讀操作結束,而不了解主設備將發起寫操作,因此將ACK_I置低。
在時鐘上升沿2,從設備檢測到主設備的寫操作,并將數據DAT_O()采樣,同時將ACK_I置高。
在時鐘上升沿3,主設備將CYC_O和STB_O置低表示操作結束,從設備將ACK_I置低。
-
時鐘
+關注
關注
11文章
1747瀏覽量
131803 -
總線
+關注
關注
10文章
2903瀏覽量
88398 -
Wishbone
+關注
關注
0文章
16瀏覽量
10444
原文標題:【博文連載】Wishbone總線突發結束方式
文章出處:【微信號:ChinaAET,微信公眾號:電子技術應用ChinaAET】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
wishbone總線
基于WISHBONE總線的FLASH閃存接口設計
突發功率測量的兩種方法
基于Wishbone片上總線的IP核的互聯
基于Wishbone總線的UART IP核設計
![基于<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的UART IP核設計](https://file1.elecfans.com//web2/M00/A5/E7/wKgZomUMOrWAAGUWAAAOdRCQZ4Q309.jpg)
基于WISHBONE總線的FLASH閃存接口設計
![基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>總線</b>的FLASH閃存接口設計](https://file.elecfans.com/web2/M00/49/00/pYYBAGKhtDKAbkqgAAAM_gQfa4w690.jpg)
基于WISHBONE總線的通用接口控制器
![基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>總線</b>的通用接口控制器](https://file.elecfans.com/web2/M00/49/22/pYYBAGKhtDqAEUUwAAAOFNqiKpo706.jpg)
Wishbone總線實現UART IP核設計
![<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>實現UART IP核設計](https://file.elecfans.com/web2/M00/49/2B/pYYBAGKhtDyAKnE_AAAMjaEOU7Y150.jpg)
基于FPGA的SDX總線與Wishbone總線接口設計
![基于FPGA的SDX<b class='flag-5'>總線</b>與<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>接口設計](https://file.elecfans.com/web2/M00/49/44/pYYBAGKhtEKANZZSAAATtTtER-c073.jpg)
Wishbone一般總線規范的共同特點
![<b class='flag-5'>Wishbone</b>一般<b class='flag-5'>總線</b>規范的共同特點](https://file.elecfans.com/web1/M00/56/79/o4YBAFs-sxWATpKWAABVFvU51vE529.png)
Wishbone寄存反饋周期結束方式方式
![<b class='flag-5'>Wishbone</b>寄存反饋周期<b class='flag-5'>結束</b>方式方式](https://file.elecfans.com/web1/M00/58/56/pIYBAFtXywOASKe8AAAW6OL6hqM180.png)
Wishbone總線的主要特征概括
![<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的主要特征概括](https://file.elecfans.com/web1/M00/5B/4D/pIYBAFtuOM6AGYxkAAASSkehqKo397.png)
Wishbone II交易總線:速度的另一個等級
![<b class='flag-5'>Wishbone</b> II交易<b class='flag-5'>總線</b>:速度的另一個等級](https://file.elecfans.com//web2/M00/7A/ED/pYYBAGNx8JGAQ0uoAAAid-Xic3o069.jpg)
評論