吴忠躺衫网络科技有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Wishbone總線的突發結束

SwM2_ChinaAET ? 來源:未知 ? 作者:李倩 ? 2018-07-26 09:01 ? 次閱讀

突發結束(CTI_O=3’b111)表示當前操作是當前突發的最后一次操作,主設備在當前操作結束后緊接著的時鐘周期不再發起操作。

圖26給出了CTI_O=3’b111的用法。圖中共有3次操作。第一次操作和第二次操作是一個突發操作的一部分。第一次操作發生在上升沿0,這是一次寄存反饋讀操作,第二次操作是該突發操作的最后一個操作,主設備將CTI_O置為3’b111表示整個突發操作結束。第三次操作為單次寫操作。

圖26 Wishbone總線的突發結束

圖26的操作過程如下:

在時鐘上升沿0到達之前,一個突發寄存反饋讀操作正在進行。從設備將數據放到數據總線DAT_I()。

在時鐘上升沿0,主設備將DAT_I()采樣,并更新地址總線ADR_O(),同時將CTI_O()置為3’b111表示本次突發讀操作即將結束。從設備根據時鐘上升沿0采樣到的CTI_O()的值(不等于3’b111)知道操作還在進行,因此仍然將ACK_I置高,并在數據總線DAT_I()放上新的數據。

在時鐘上升沿1,主設備將DAT_I()采樣完成整個突發讀操作,同時主設備將新地址信號放到地址總線ADR_O()上,將新數據信號放到數據總線DAT_O()上,將WE_O置為高表示寫操作,CTI_O()置為3’b111表示本次寫操作只進行一次。由于從設備根據CTI_O()為3’b111知道整個突發讀操作結束,而不了解主設備將發起寫操作,因此將ACK_I置低。

在時鐘上升沿2,從設備檢測到主設備的寫操作,并將數據DAT_O()采樣,同時將ACK_I置高。

在時鐘上升沿3,主設備將CYC_O和STB_O置低表示操作結束,從設備將ACK_I置低。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 時鐘
    +關注

    關注

    11

    文章

    1747

    瀏覽量

    131803
  • 總線
    +關注

    關注

    10

    文章

    2903

    瀏覽量

    88398
  • Wishbone
    +關注

    關注

    0

    文章

    16

    瀏覽量

    10444

原文標題:【博文連載】Wishbone總線突發結束方式

文章出處:【微信號:ChinaAET,微信公眾號:電子技術應用ChinaAET】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    wishbone總線

    想請教各位前輩,wishbone在工作中很常用嗎?我最近在學關于這個的代碼,感覺很難懂,而時間又感覺不大夠用,需要重點攻擊, 所以想知道是否值得投入大量的時間去研究它。望各位前輩不吝賜教
    發表于 03-02 23:37

    基于WISHBONE總線的FLASH閃存接口設計

    WISHBONE總線,所以本設計的接口具有可移植性。 Am29LV160D芯片特點Am29LV160D是一種僅需采用3.0V電源進行讀寫的閃存。該器件提供了70ns、90ns、120ns讀取時間,無需高速微處理器
    發表于 12-05 10:35

    突發功率測量的兩種方法

    對于無線信號功率測試來說,TDMA信號、Bluetooth藍牙信號或者雷達脈沖信號都是基于時域中周期性重復的突發結構來實現的。與連續平穩信號的功率測量不同,這種突發信號的功率測量受到頻譜分析儀捕獲時間的影響,相對來說比較復雜,突發
    發表于 06-10 07:31

    基于Wishbone片上總線的IP核的互聯

    以 FPGA 技術為基礎,以Verilog HDL 為載體,設計了遵守Wishbone 片上總線規范的IP 核接口,實現了片上系統的IP 核互聯。
    發表于 01-13 15:09 ?13次下載

    基于Wishbone總線的UART IP核設計

    本文介紹的基于Wishbone總線的UART IP核的設計方法,通過驗證表明了各項功能達到預期要求,為IP核接口的標準化設計提供了依據。此外,該IP核代碼全部采用模塊化的Verilog-HDL語言編寫,
    發表于 06-10 11:47 ?3804次閱讀
    基于<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的UART IP核設計

    基于WISHBONE總線的FLASH閃存接口設計

    本文簡要介紹了AMD 公司Am29LV160D 芯片的特點,并對WISHBONE總線作了簡單的介紹,詳細說明了FLASH memory 與WISHBONE 總線的硬件接口設計及部分Ve
    發表于 06-23 16:32 ?18次下載
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>總線</b>的FLASH閃存接口設計

    基于WISHBONE總線的通用接口控制器

    通用IO接口是Soc系統中非常重要的一種外圍端口.本文完成了一種基于WISHBONE總線的GPIO_W B拉制器的邏拜設計和物理實現.文中較其體地介紹了GPIO_W B核的體系結構以及WISHBONE接Q和DMA傳偷方式
    發表于 09-21 16:57 ?32次下載
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>總線</b>的通用接口控制器

    Wishbone總線實現UART IP核設計

    該設計采用了自頂向下的模塊化劃分和有限狀態機相結合的方法,由于其應用了標準的Wishbone總線接口,從而使微機系統與串行設備之間的通信更加靈活方便。驗證結果表明,這種新的架構
    發表于 10-19 15:01 ?27次下載
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>實現UART IP核設計

    基于FPGA的SDX總線Wishbone總線接口設計

    介紹了基于硬件描述語言Verilog HDL設計的SDX總線Wishbone總線接口轉化的設計與實現,并通過Modelsim進行功能仿真,在QuartusⅡ軟件平臺上綜合,最終在Altera公司的CycloneⅢ系列FPGA上
    發表于 01-11 10:21 ?25次下載
    基于FPGA的SDX<b class='flag-5'>總線</b>與<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>接口設計

    基于AMBA與WISHBONE的SoC總線橋KBar控制器的設計

    基于AMBA與WISHBONE的SoC總線橋KBar控制器的設計_陳俊銳
    發表于 03-19 11:31 ?0次下載

    SRAM 72-Mbit QDR? II SRAM 2 字突發結

    SRAM 72-Mbit QDR? II SRAM 2 字突發結
    發表于 10-10 08:58 ?12次下載
    SRAM 72-Mbit QDR? II SRAM 2 字<b class='flag-5'>突發結</b>構

    Wishbone一般總線規范的共同特點

    支持用戶定義的標簽。這些標簽可以用于為地址、數據總線提供額外的信息如奇偶校驗,為總線周期提供額外的信息如中斷向量、緩存控制操作的類型等。Wishbone規范只定義標簽的時序,而標簽的具體含義用戶可自行定義。支持用戶定義的標簽是
    的頭像 發表于 07-06 08:07 ?3038次閱讀
    <b class='flag-5'>Wishbone</b>一般<b class='flag-5'>總線</b>規范的共同特點

    Wishbone寄存反饋周期結束方式方式

    不支持CTI_O()的主設備必須將該信號置為3’b000或者3’b111,這兩個是等價的。主設備和從設備可以支持這些突發模式中的一部分,對于不支持的突發模式,主設備必須將CTI_O()置為3’b000,從設備必須將CTI_I()理解為3’b000。
    的頭像 發表于 07-25 08:56 ?2807次閱讀
    <b class='flag-5'>Wishbone</b>寄存反饋周期<b class='flag-5'>結束</b>方式方式

    Wishbone總線的主要特征概括

    在以上介紹的三種總線中,CoreConnect雖免費不過需要IBM 公司許可,ARM 沒有明確的正式說法,可能也會免費,而Wishbone 是絕對免費的。三種總線都是同步的總線,使用時
    的頭像 發表于 08-11 09:14 ?4840次閱讀
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的主要特征概括

    Wishbone II交易總線:速度的另一個等級

    Wishbone B.3總線。以類似的方式,Altera引入了自己的互連方案,稱為Avalon Bus,SOPC Builder和Nios(II)系統就是圍繞該方案制造的。Xilinx 還推出了自己的總線,稱為片上外設
    的頭像 發表于 11-14 15:38 ?1289次閱讀
    <b class='flag-5'>Wishbone</b> II交易<b class='flag-5'>總線</b>:速度的另一個等級
    网络百家乐官网现金游戏哪里的信誉好啊| 伟易博百家乐官网现金网| 百家乐百家乐技巧| 做生意进门风水| 百家乐官网出闲几率| 大发8880| 太阳城洋伞| 庞博百家乐的玩法技巧和规则 | 易胜博娱乐场| 北京太阳城二手房| 百家乐棋牌游戏开发| 百家乐官网娱乐开户| 玫瑰国际娱乐城| 凯旋国际| 大发888送58体验金| 威尼斯人娱乐城送钱| 大发888方官下载| 太阳城百家乐| 大发888网页版| 百家乐的分析| 百家乐娱乐城网站| 巴西百家乐官网的玩法技巧和规则 | 奉新县| 香港六合彩公司| 太阳城音乐广场| 最佳场百家乐的玩法技巧和规则| 百家乐最低投注| 属鸡与属羊做生意| 博之道百家乐官网的玩法技巧和规则| 澳门百家乐官网小游戏| 百家乐官网公试打法| 皇博线上娱乐| 免费百家乐过滤| 百家乐衬衣| 百家乐8点直赢| 百家乐高手看百家乐| 网上百家乐骗人| 百家乐官网玩法说| 最新百家乐官网的玩法技巧和规则 | 威尼斯人娱乐平台代理| 深圳百家乐的玩法技巧和规则|