闡述了S波段小型化發(fā)射通道電路原理，并對(duì)設(shè)計(jì)方案與測(cè)試結(jié)果進(jìn)行分析。軟件仿真腔體諧振，通過(guò)合理設(shè)計(jì)腔體結(jié)構(gòu)能夠保證腔體諧振點(diǎn)遠(yuǎn)離所用頻率范圍。在設(shè)計(jì)中采用MEMS濾波器、微波單片集成電路芯片及微組裝薄膜工藝來(lái)實(shí)現(xiàn)通道小型化。測(cè)試結(jié)果表明，該S波段小型化發(fā)射通道增益平坦度小于1 dB，帶內(nèi)雜波抑制大于80 dBc，本振抑制大于57 dBc，三階交調(diào)抑制大于66 dBc。整個(gè)發(fā)射通道尺寸為55 mm×35 mm×14 mm，其性能優(yōu)異且集成度高。

0 引言

上變頻模塊在雷達(dá)、通信等方面有著十分重要的作用，一般把低頻段信號(hào)上變頻變換到符合發(fā)射機(jī)所要求的頻段范圍內(nèi)，再通過(guò)發(fā)射天線將信號(hào)發(fā)射出去。要實(shí)現(xiàn)電路整體設(shè)計(jì)的小型化[1]，需要從復(fù)雜、繁瑣的級(jí)聯(lián)電路設(shè)計(jì)中解脫出來(lái)。本文利用MEMS濾波器、微波單片集成電路(MMIC)芯片、頻率源及微組裝薄膜工藝來(lái)實(shí)現(xiàn)通道小型化，最后對(duì)該發(fā)射通道進(jìn)行測(cè)試，性能滿足指標(biāo)要求。

1 電路設(shè)計(jì)

1.1 電路原理及主要技術(shù)指標(biāo)

正面射頻一路主要由均衡器、中頻低通濾波器、混頻器、兩級(jí)MEMS濾波器、兩級(jí)放大器及射頻低通濾波器電路組成。

背面本振一路主要由帶通濾波器、放大器、低通濾波器、頻率源構(gòu)成。加入帶通濾波器主要出于EMC電磁兼容考慮，加入低通濾波器是為了濾掉頻率源諧波。電路原理如圖1所示。

指標(biāo)要求具體如下：

(1)中頻輸入頻率：0.47 GHz～0.97 GHz；

(2)中頻輸入功率：-15 dBm；

(3)射頻輸出頻率：3.8 GHz～4.3 GHz；

(4)參考輸入頻率：100 MHz；功率：3 dBm；

(5)本振頻率：3.33 GHz；

(6)增益：10±1 dB；

(7)增益穩(wěn)定度：≤2 dB；

(8)增益平坦度：≤1 dB；

(9)帶內(nèi)雜波抑制：≥60 dBc；

(10)本振抑制：≥55 dBc；

(11)三階交調(diào)抑制：≥55 dBc；

(12)諧波抑制：≥55 dBc；

(13)輸入、輸出駐波：≤1.5；

(14)工作電壓：+5 V。

1.2 盒體結(jié)構(gòu)設(shè)計(jì)

為滿足本振抑制指標(biāo)，要求本振信號(hào)與射頻信號(hào)分腔處理，使用金屬隔墻完成本振信號(hào)與射頻信號(hào)的隔離，使得本振信號(hào)在射頻輸出端口抑制更高，同時(shí)合理設(shè)計(jì)腔體結(jié)構(gòu)，充分利用有效空間，減小模塊尺寸，實(shí)現(xiàn)小型化設(shè)計(jì)。

腔體分為上下兩部分，下層腔體放置本振頻率源電路，上層腔體布置薄膜基板射頻電路。本振頻率源電路使用多層環(huán)氧板制作，獨(dú)立完成貼裝元器件后，通過(guò)螺釘將其擰固到盒體上。上層腔體布置射頻電路，元器件通過(guò)導(dǎo)電膠粘接到盒體，保證良好的接地性能，上、下層通過(guò)絕緣子互連。腔體結(jié)構(gòu)示意圖如圖2所示。

為了避免外界環(huán)境對(duì)器件性能的影響，一般設(shè)計(jì)腔體來(lái)保護(hù)器件[2]。在射頻電路中，一個(gè)封閉的腔體管殼相當(dāng)于諧振腔。因此在設(shè)計(jì)腔體時(shí)，要避免腔體在放大器的工作頻率范圍內(nèi)產(chǎn)生諧振導(dǎo)致放大器自激。如果一個(gè)腔體內(nèi)放大器的總增益超過(guò)40 dB，很容易引起放大器自激。若腔體的長(zhǎng)、寬、高分別為l、a、b并滿足l＞a＞b時(shí)，可以得到諧振條件為：

給定腔體下的諧振頻率不止一個(gè)，而有無(wú)限多個(gè)。設(shè)計(jì)腔體管殼大小要使諧振腔的諧振頻率遠(yuǎn)離器件的工作頻率。本方案中上層腔體通過(guò)軟件仿真計(jì)算諧振頻率為18.2 GHz左右，見(jiàn)圖3。本文中選擇的放大器在該頻率點(diǎn)的總增益已經(jīng)遠(yuǎn)遠(yuǎn)小于40 dB，所以這個(gè)發(fā)射通道輸出端口不會(huì)出現(xiàn)因?yàn)橹C振原因而引起自激。

1.3 主要指標(biāo)技術(shù)分析

1.3.1 帶內(nèi)雜波指標(biāo)設(shè)計(jì)

雜波是混頻器變頻的一個(gè)重要指標(biāo)，因此一次變頻混頻器采用雙平衡混頻器，同其他混頻器相比具有工作頻帶寬、組合干擾[4]少、動(dòng)態(tài)范圍大、噪聲小、本振與射頻、中頻間隔離度高等優(yōu)點(diǎn)，再通過(guò)后端級(jí)聯(lián)濾波器能夠很好地實(shí)現(xiàn)上述高雜波抑制度的要求。模塊帶內(nèi)抑制指標(biāo)要求≥60 dBc。通過(guò)軟件計(jì)算得知，會(huì)有mIF±nLO雜波頻率落入帶內(nèi)。本文通過(guò)所選混頻器雜散指標(biāo)要求，見(jiàn)表1。

1.3.2 諧波抑制指標(biāo)設(shè)計(jì)

包含有源器件高頻電路的非線性系統(tǒng)輸出信號(hào)經(jīng)泰勒級(jí)數(shù)展開(kāi)后可以表示為：

則輸出信號(hào)的非線性部分為：

對(duì)于放大器來(lái)說(shuō)，諧波頻率考慮二次諧波即可。對(duì)于本方案設(shè)計(jì)，末級(jí)放大器工作頻率段為0.7 GHz～5 GHz，尺寸為1.43 mm×1.15 mm×0.8 mm，P-1輸出壓縮點(diǎn)為19 dBm。實(shí)測(cè)當(dāng)輸出信號(hào)功率為-5 dBm時(shí)，二次諧波抑制為50 dBc。通過(guò)圖4可以看出，輸出壓縮點(diǎn)一定時(shí)，基波信號(hào)輸出功率越小，二次諧波抑制越高。由于末級(jí)加低通濾波器，對(duì)二次諧波7.6 GHz～8.6 GHz抑制能夠達(dá)到20 dBc，如圖5所示，能夠保證整個(gè)頻帶內(nèi)，二次諧波抑制都能夠做到70 dBc以上。

2 微組裝設(shè)計(jì)

2.1 MMIC芯片微組裝

上層腔利用微組裝薄膜工藝[6]，減小電路布局面積和提高微組裝效率，將芯片用導(dǎo)電膠粘接到薄膜基片上，輸入輸出用金絲鍵合將芯片互連[7-8]。芯片輸入輸出連接方式中，一般都會(huì)采用兩根金絲鍵合到50 Ω微帶線上進(jìn)行互連。為了減小電路布局面積，提高安裝效率，芯片與下一級(jí)芯片直接靠近鍵合連接。因芯片焊盤(pán)一般只有100 μm×100 μm，所以只采用一根鍵合絲連接。經(jīng)過(guò)采用仿真軟件進(jìn)行仿真和測(cè)試，一般低于8 GHz以下，鍵合金絲條數(shù)一般為一根或兩根即可，見(jiàn)圖6。

2.2 MEMS濾波器應(yīng)用

為實(shí)現(xiàn)通道小型化，濾波器采用MEMS硅腔濾波器。MEMS硅腔濾波器具有Q值高、體積小、易集成和可靠性高等優(yōu)點(diǎn)。其工作頻率從S波段到Ka波段，相對(duì)帶寬為2%～100%，帶外抑制可達(dá)60 dBc以上，帶內(nèi)群時(shí)延波動(dòng)小。相同結(jié)構(gòu)MEMS濾波器與腔體濾波器相比，MEMS體積是腔體的1/220[9]。

本文使用的MEMS硅腔濾波器插入損耗小于3 dB，1 dB帶寬大于800 MHz，帶外抑制大于50 dBc(fo±1.0 GHz)，群時(shí)延波動(dòng)小于1 ns，體積為7.0 mm×6.8 mm×0.8 mm。MEMS濾波器實(shí)物圖和測(cè)試結(jié)果分別如圖7和圖8所示。

3 測(cè)試結(jié)果及分析

按以上方案設(shè)計(jì)，采用薄膜工藝及PCB板工藝實(shí)現(xiàn)的S波段發(fā)射通道模塊實(shí)物如圖9所示。由于射頻通道元器件較多，各個(gè)器件級(jí)聯(lián)后，輸入、輸出駐波會(huì)惡化，會(huì)導(dǎo)致帶內(nèi)平坦度惡化。采用中頻端口混頻器前加均衡器，保證帶內(nèi)平坦度達(dá)到指標(biāo)要求。均衡器里采用空心電感來(lái)調(diào)試幅度均衡，調(diào)試靈活。電路中使用溫補(bǔ)衰減器，可使增益值在高溫、低溫環(huán)境中變化小于2 dB。測(cè)量結(jié)果如表2所示。

4 結(jié)束語(yǔ)

該模塊設(shè)計(jì)指標(biāo)滿足用戶指標(biāo)要求，利用MMIC和微組裝技術(shù)大大減小發(fā)射通道的體積，降低雷達(dá)體積、重量，提高整機(jī)性能、質(zhì)量和可靠性。隨著單片集成電路技術(shù)的迅速發(fā)展，高密度、高可靠的微電子技術(shù)更能滿足現(xiàn)代化雷達(dá)的要求。