臺積電的堆疊晶圓技術可以將NVIDIA和AMD GPU性能提高一倍
臺積電目前正在圣克拉拉舉辦第24屆年度技術研討會，它剛剛發布了一個可以為顯卡帶來革命性變革的技術Wafer-on-Wafer (WoW，堆疊晶圓)技術。顧名思義，WoW的工作方式是垂直堆疊層，而不是將它們水平放置在電路板上，就像3D NAND閃存在現代固態驅動器中堆疊的方式一樣。這意味Nvidia和AMD GPU不需要增加其物理尺寸或縮小制造工藝即可獲性能提升。
Wafer-on-Wafer (WoW，堆疊晶圓)技術通過使用形成硅通孔（TSV）連接的10微米孔彼此接觸。臺積電的合作伙伴Cadence解釋說，Wafer-on-Wafer (WoW，堆疊晶圓)設計可以放置在中介層上，將一個連接路由到另一個連接，創建一個雙晶立方體。甚至可以使用WoW方法垂直堆疊兩個以上的晶圓。
該技術將允許更多的內核被塞入一個封裝中，并且意味著每個晶片可以非常快速并且以最小的延遲相互通信。尤其令人感興趣的是，制造商可以使用WoW的方式將兩個GPU放在一張卡上，并將其作為產品更新發布，從而創建基本上兩個GPU，而不會將其顯示為操作系統的多GPU設置。
WoW現在最大的問題是晶圓產量。當它們被粘合在一起時，如果只有一個晶圓壞了，那么即使兩個晶圓都沒有問題，它們也必須被丟棄。這意味著該工藝需要在具有高成品率的生產節點上使用，例如臺積電的16納米工藝，以降低成本。不過，該公司的目標是在未來的7nm和5nm制造工藝節點上使用WoW技術。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
臺積電
+關注
關注
44文章
5687瀏覽量
167007
發布評論請先 登錄
相關推薦
臺積電CoWoS封裝A1技術介紹
進步，先進封裝行業的未來非常活躍。簡要回顧一下，目前有四大類先進封裝。 3D = 有源硅堆疊在有源硅上——最著名的形式是利用臺積電的 SoI
明年全球CoWoS產能需求將增長113% 臺積電月產能將增至6.5萬片晶圓
、SPIL）和安靠（Amkor）正在擴大產能。根據DIGITIMES Research最新關注全球CoWoS封裝技術和產能的報告，到2025年第四季度末，臺積電的月產能預計
AMD與NVIDIA GPU優缺點
在圖形處理單元（GPU）市場，AMD和NVIDIA是兩大主要的競爭者，它們各自推出的產品在性能、功耗、價格等方面都有著不同的特點和優勢。 一
三星電子晶圓代工副總裁:三星技術不輸于臺積電
在近期的一場半導體產學研交流研討會上，三星電子晶圓代工業務部的副總裁Jeong Gi-tae展現出了高度的自信。他堅決表示，三星的技術并不遜色于臺
臺積電引領全球晶圓代工熱潮，明年產值料增逾二成
近日，知名研究機構集邦科技（TrendForce）發布了最新預測報告，揭示了全球晶圓代工行業的一片繁榮景象。報告指出，臺積
GPU集成12顆HBM4，臺積電CoWoS-L、CoW-SoW技術演進
芯片堆疊在晶圓上。這一技術的推進是為了應對更強大的人工智能芯片以及AI趨勢下集成更多HBM存儲芯片的需求。 ? 臺
臺積電CoWoS產能將提升4倍
在近日于臺灣舉行的SEMICON Taiwan 2024國際半導體展會上，臺積電展示了其在先進封裝技術領域的雄心壯志。據臺
臺積電研發芯片封裝新技術：從晶圓級到面板級的革新
在半導體制造領域，臺積電一直是技術革新的引領者。近日，有知情人士透露，這家全球知名的芯片制造商正在積極探索
今日看點丨傳臺積電研發芯片封裝新技術；戴爾、超微電腦將共同為馬斯克xAI打造計算中心
1. 傳臺積電研發芯片封裝新技術 從晶圓級轉向面板級封裝 ? 知情人士稱，
發表于 06-21 10:18
?945次閱讀
臺積電獲英特爾3nm芯片訂單，開啟晶圓生產新篇章
近日，據業界知情人士透露，全球知名的半導體制造巨頭臺積電已成功獲得英特爾即將推出的筆記本電腦處理器系列的3nm芯片訂單，標志著雙方合作的新里程碑。據悉，臺
AMD與臺積電聯手推動先進工藝發展
展望未來，臺積電正通過多個方向推動半導體行業持續發展：包括硅光子學的研發、與DRAM廠商在HBM領域的深度合作以及探索將3D堆疊
工商網監
評論