保存在存儲器中的內(nèi)容可以是程序，也可以是數(shù)據(jù)。程序是ARM處理器可以運(yùn)行的指令代碼，數(shù)據(jù)是指令在運(yùn)行中用到的操作數(shù)或者變量。

1、程序存儲

ARM處理器支持兩種指令，一種是ARM匯編指令，一種是Thumb匯編指令。ARM匯編指令是32位長，即每條ARM匯編指令都是由四個字節(jié)的存儲空間保存，所以ARM處理器在執(zhí)行地址a的ARM匯編指令時，會從地址a + 4取下一條指令。Thumb匯編指令是16位長，即每條Thumb匯編指令都是由兩個字節(jié)的存儲空間保存，所以ARM處理器在執(zhí)行地址a的Thumb匯編指令時，會從地址a + 2取下一條指令。

ARM處理器可以執(zhí)行兩種格式的指令，運(yùn)行不同格式的匯編指令在執(zhí)行和取指方面有很大不同。為了區(qū)分，ARM內(nèi)核可以工作在兩種工作狀態(tài)下。

lARM狀態(tài) 此時執(zhí)行32位字對齊的ARM匯編指令。在這種狀態(tài)下，ARM處理器對指令的存儲、讀取或者執(zhí)行都是以一個字(即32位)為基本單位;

lTHUMB狀態(tài) 此時執(zhí)行16位半字對齊的Thumb匯編指令。在這種狀態(tài)下，ARM處理器對指令的存儲、讀取或者執(zhí)行都是以一個半字(即16位)為基本單位;

l這兩種工作狀態(tài)可以轉(zhuǎn)換，但轉(zhuǎn)換不影響處理器狀態(tài)和寄存器的內(nèi)容。

2、數(shù)據(jù)存儲

ARM處理器對數(shù)據(jù)操作(讀或?qū)?支持三種數(shù)據(jù)長度：字節(jié)(8位)、半字(16位)、字(32位)。假設(shè)在地址為0x0000～0x0004的內(nèi)存空間保存了如圖1所示的數(shù)據(jù)，下面我們以三種數(shù)據(jù)長度從內(nèi)存空間讀取數(shù)據(jù)。(假設(shè)數(shù)據(jù)的存儲格式是小端存儲格式)

圖1 內(nèi)存空間的內(nèi)容

l字節(jié)：從地址0x0000處取一個字節(jié)數(shù)據(jù)，則取出來的內(nèi)容為12;從地址0x0001處取一個字節(jié)數(shù)據(jù)，則取出來的內(nèi)容為34;

l半字：從地址0x0000處取一個半字?jǐn)?shù)據(jù)，則取出來的內(nèi)容為3412;從地址0x0001處取一個半字?jǐn)?shù)據(jù)，則取出來的內(nèi)容為5634;

l字：從地址0x0000處取一個字?jǐn)?shù)據(jù)，則取出來的內(nèi)容為78563412;從地址0x0001處取一個字?jǐn)?shù)據(jù)，則取出來的內(nèi)容為9A785634。

需要注意的是，ARM處理器在對數(shù)據(jù)操作時要邊界對齊，要找到正確的地址。在對16位數(shù)據(jù)操作時，地址數(shù)據(jù)末位(0)應(yīng)該為0，在對32位數(shù)據(jù)操作時，地址數(shù)據(jù)末兩位(1:0)應(yīng)該都為0。比如上面對字進(jìn)行操作時，ARM處理器不允許從地址0x0001處讀取一個字內(nèi)容出來。

現(xiàn)在常用的ARM版本中，都不支持非對齊字的傳輸(ARMv3、ARMv4、ARMv5)。在ARMv6中，開始支持非對齊字的傳輸。

3、“馮·諾依曼”體系結(jié)構(gòu)和“哈佛”體系結(jié)構(gòu)

說到ARM程序與數(shù)據(jù)存儲，應(yīng)該講一下“馮·諾依曼”體系結(jié)構(gòu)和“哈佛”體系結(jié)構(gòu)。因為ARM7系列采用馮·諾依曼體系結(jié)構(gòu)，而ARM9~ARM11采用哈佛體系機(jī)構(gòu)。兩種結(jié)構(gòu)描述如下：

“馮·諾依曼”體系結(jié)構(gòu)

20世紀(jì)30年代中期，德國科學(xué)家馮諾依曼大膽的提出，拋棄十進(jìn)制，采用二進(jìn)制作為數(shù)字計算機(jī)的數(shù)制基礎(chǔ)。同時，他還說預(yù)先編制計算程序，然后由計算機(jī)來按照人們事前制定的計算順序來執(zhí)行數(shù)值計算工作。

馮諾依曼理論的要點是：數(shù)字計算機(jī)的數(shù)制采用二進(jìn)制;計算機(jī)應(yīng)該按照程序順序執(zhí)行。

其主要內(nèi)容是：

l計算機(jī)由控制器、運(yùn)算器、存儲器、輸入設(shè)備、輸出設(shè)備五大部分組成。

l程序和數(shù)據(jù)以二進(jìn)制代碼形式不加區(qū)別地存放在存儲器中，存放位置由地址確定。

l控制器根據(jù)存放在存儲器中地指令序列(程序)進(jìn)行工作，并由一個程序計數(shù)器控制指令地執(zhí)行。控制器具有判斷能力，能根據(jù)計算結(jié)果選擇不同的工作流程。

“哈佛”體系結(jié)構(gòu)

數(shù)字信號處理一般需要較大的運(yùn)算量和較高的運(yùn)算速度，為了提高數(shù)據(jù)吞吐量，在數(shù)字信號處理器中大多采用哈佛結(jié)構(gòu)。

哈佛結(jié)構(gòu)特點如下：

l使用兩個獨(dú)立的存儲器模塊，分別存儲指令和數(shù)據(jù)，每個存儲模塊都不允許指令和數(shù)據(jù)并存，以便實現(xiàn)并行處理;

l具有一條獨(dú)立的地址總線和一條獨(dú)立的數(shù)據(jù)總線，利用公用地址總線訪問兩個存儲模塊(程序存儲模塊和數(shù)據(jù)存儲模塊)，公用數(shù)據(jù)總線則被用來完成程序存儲模塊或數(shù)據(jù)存儲模塊與CPU之間的數(shù)據(jù)傳輸;

兩種結(jié)構(gòu)區(qū)別

在典型情況下，完成一條指令需要3個步驟，即：取指令、指令譯碼和執(zhí)行指令。從指令流的定時關(guān)系也可看出馮.諾曼結(jié)構(gòu)與哈佛結(jié)構(gòu)處理方式的差別。

舉一個最簡單的對存儲器進(jìn)行讀寫操作的指令，指令1至指令3均為存、取數(shù)指令，對馮.諾曼結(jié)構(gòu)處理器，由于取指令和存取數(shù)據(jù)要從同一個存儲空間存取，經(jīng)由同一總線傳輸，因而它們無法重疊執(zhí)行，只有一個完成后再進(jìn)行下一個。

如果采用哈佛結(jié)構(gòu)處理以上同樣的3條存取數(shù)指令，如下圖所示，由于取指令和存取數(shù)據(jù)分別經(jīng)由不同的存儲空間和不同的總線，使得各條指令可以重疊執(zhí)行，這樣，也就克服了數(shù)據(jù)流傳輸?shù)钠款i，提高了運(yùn)算速度。