下圖所示的是用Q2230激勵鎖相倍頻系統實現的一個實際的頻率合成器。系統時鐘采用40 MHz,這樣能輸出DC~15 MHz、分辨率為0.01 Hz、電壓峰一峰值為10 V的正弦波。譜純度優于一70 dB,能輸出DC~60 MHz的TTL信號,具有AM、FM、FSK、DPSK調制功能。
1. 40 MHz高穩定基準時鐘
為了合成器輸出信號的高質量,40 MHz時鐘是用一個高穩定度5 MHz(優于l0-9/s)的恒溫晶體振蕩器,通過8倍頻PLL系統獲得的。其中PLL的VCO采用40 MHz晶體振蕩器,以保證系統時鐘有足夠高的頻譜純度和頻率穩定度。
2.微處理器控制系統
以8031為核心構成的微處理器控制系統包含鍵盤顯示單元、串行通信口和CPU單元,實現調制控制電路(FM、FSK、DPSK)、幅度控制DAC、直流偏置、電平比較、輸出切換諸電路以及面板功能和顯示控制功能。
3.TTL比較器
TTL比較器A完成DC~15 MHz TTL電平輸出。TTL比較器B獲得的TTL電平反饋到CPU單元與電平比較DAC,得到正弦輸出幅度的標準功能。
4. 15~60 MHz PLL系統
15~60 MHz是一個4倍頻鎖相系統,通過切換控制,在TTL輸出口可獲得DC~60 MHz的TTL信號。
-
頻率合成器
+關注
關注
5文章
222瀏覽量
32405 -
Q2230
+關注
關注
0文章
2瀏覽量
2301
發布評論請先 登錄
相關推薦
詳解頻率合成器高性能架構的實現
基于DDS的頻率合成器設計介紹
如何利用FPGA設計PLL頻率合成器?
DDS PLL短波頻率合成器設計
ADI發布新款PLL合成器,用于實現高性價比FMCW雷達系統
基于DDS驅動PLL結構的寬帶頻率合成器的設計與實現
![基于DDS驅動<b class='flag-5'>PLL</b>結構的寬帶<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>的設計與<b class='flag-5'>實現</b>](https://file.elecfans.com/web2/M00/4A/2C/pYYBAGKhvKWABCCdAAAiDteA3zk240.png)
基于FPGA與PLL頻率合成技術設計的整數/半整數頻率合成器
![基于FPGA與<b class='flag-5'>PLL</b><b class='flag-5'>頻率</b><b class='flag-5'>合成</b>技術設計的整數/半整數<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>](https://file.elecfans.com/web1/M00/81/DD/pIYBAFwyufaAa5-xAAAjEAi_gGc048.jpg)
評論