Hello,大家好,今天我們來聊聊,先進(jìn)封裝中RDL工藝。
RDL:Re-Distribution Layer,稱之為重布線層。是先進(jìn)封裝的關(guān)鍵互連工藝之一,目的是將多個(gè)芯片集成到單個(gè)封裝中。先在介電層頂部創(chuàng)建圖案化金屬層,然后將IC的輸入/輸出(I/O)重新分配到新位置。新位置通常位于芯片邊緣,可以使用標(biāo)準(zhǔn)表面貼裝技術(shù)(SMT)將 IC連接到印刷電路板(PCB)。 RDL工藝使得設(shè)計(jì)人員能夠以緊湊且高效的方式放置芯片,從而減少器件的整體占地面積。
資料來源:Lam Research
晶圓級(jí)金屬重布線制程在IC上涂布一層絕緣保護(hù)層,再以曝光顯影的方式定義新的導(dǎo)線圖案,然后利用電鍍技術(shù)制作新的金屬線路,以連接原來的芯片引腳和新的凸點(diǎn),達(dá)到芯片引腳重新分布的目的。重布線層的金屬線路以電鍍銅材料為主,根據(jù)需要也可以在銅線路上鍍鎳金或者鎳鈀金材料,相關(guān)核心材料包括光刻膠、電鍍液、靶材、刻蝕液等。
資料來源:SiP與先進(jìn)封裝技術(shù)
重布線層(RDL)在延伸和互連XY平面方面發(fā)揮關(guān)鍵作用。在扇入晶圓級(jí)封裝(FIWLP)和扇出晶圓級(jí)封裝(FOWLP)等先進(jìn)封裝中,RDL 為核心關(guān)鍵工藝。 使得封裝廠能夠在扇出封裝技術(shù)方面與晶圓代工廠展開競爭。通過RDL,IO Pad可以制成FIWLP 或FOWLP 中不同類型的晶圓級(jí)封裝。在FIWLP中,凸塊全部生長在芯片上,芯片和焊盤之間的連接主要依靠RDL的金屬線。封裝后,IC的尺寸幾乎與芯片面積相同。在FOWLP中,凸塊可以生長在芯片外,封裝后的IC比芯片面積大(1.2倍)。
以2.5D先進(jìn)封裝的代表臺(tái)積電的InFO為例,InFO在載體上使用一個(gè)或多個(gè)裸芯粒,然后將其嵌入到模塑料的重構(gòu)晶圓中。并在晶圓上制造 RDL 互連和介電層, 這是“芯片優(yōu)先”的工藝流程。單芯片 InFO 提供高凸點(diǎn)數(shù)量,RDL 線從芯片區(qū)域向外延伸,形成“扇出”拓?fù)洹?/p>
-
芯片
+關(guān)注
關(guān)注
456文章
51161瀏覽量
427189 -
工藝
+關(guān)注
關(guān)注
4文章
602瀏覽量
28892 -
先進(jìn)封裝
+關(guān)注
關(guān)注
2文章
427瀏覽量
286
原文標(biāo)題:什么是先進(jìn)封裝中的RDL工藝
文章出處:【微信號(hào):深圳市賽姆烯金科技有限公司,微信公眾號(hào):深圳市賽姆烯金科技有限公司】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評(píng)論請先 登錄
相關(guān)推薦
硅通孔封裝工藝流程與技術(shù)
![硅通孔<b class='flag-5'>封裝工藝</b>流程與技術(shù)](https://file1.elecfans.com/web2/M00/82/8C/wKgaomRYYDiACUn_AAA4B1WT8_Y708.png)
先進(jìn)封裝關(guān)鍵技術(shù)之TSV框架研究
![<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>關(guān)鍵技術(shù)之TSV框架研究](https://file1.elecfans.com/web2/M00/8F/8D/wKgZomTQX0GADTLYAAAU5OsCVO4694.jpg)
晶圓級(jí)封裝中的窄間距RDL技術(shù)
![晶圓級(jí)<b class='flag-5'>封裝</b><b class='flag-5'>中</b>的窄間距<b class='flag-5'>RDL</b>技術(shù)](https://file1.elecfans.com/web2/M00/B4/AD/wKgZomVwPhOAWAX-AABjbbkYFVo352.jpg)
支持高功率應(yīng)用的RDL技術(shù)解析
![支持高功率應(yīng)用的<b class='flag-5'>RDL</b>技術(shù)解析](https://file1.elecfans.com/web2/M00/B4/AC/wKgZomVwPPCADZNNAABKfhXxRV8399.jpg)
先進(jìn)封裝RDL-first工藝研究進(jìn)展
![<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>RDL</b>-first<b class='flag-5'>工藝</b>研究進(jìn)展](https://file1.elecfans.com/web2/M00/B3/0E/wKgaomVxPWOAOdoJAABbPJNTaHw309.png)
集微連線:板級(jí)封裝潛力無窮 RDL工藝勇挑大梁
![集微連線:板級(jí)<b class='flag-5'>封裝</b>潛力無窮 <b class='flag-5'>RDL</b><b class='flag-5'>工藝</b>勇挑大梁](https://file.elecfans.com/web2/M00/1A/F2/pYYBAGGA1iCAQeHzAAdLB8Ucue4359.png)
半導(dǎo)體先進(jìn)封裝市場簡析(2022)
什么是先進(jìn)封裝?先進(jìn)封裝技術(shù)包括哪些技術(shù)
![什么是<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>?<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>技術(shù)包括哪些技術(shù)](https://file1.elecfans.com/web2/M00/AB/76/wKgaomVAVo-AW0HwAAAq0BkWcrg396.png)
Manz亞智科技 RDL先進(jìn)制程加速全球板級(jí)封裝部署和生產(chǎn)
![Manz亞智科技 <b class='flag-5'>RDL</b><b class='flag-5'>先進(jìn)</b>制程加速全球板級(jí)<b class='flag-5'>封裝</b>部署和生產(chǎn)](https://file1.elecfans.com/web2/M00/C5/E0/wKgaomX5KaqAfrA2ABh41eTaLKk145.png)
芯片先進(jìn)封裝里的RDL
![芯片<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>里的<b class='flag-5'>RDL</b>](https://file1.elecfans.com//web2/M00/08/08/wKgaombtMm6AVJkcAABEAOFBoB4054.jpg)
Manz亞智科技RDL制程打造CoPoS板級(jí)封裝路線, 滿足FOPLP/TGV應(yīng)用于下一代AI需求
![Manz亞智科技<b class='flag-5'>RDL</b>制程打造CoPoS板級(jí)<b class='flag-5'>封裝</b>路線, 滿足FOPLP/TGV應(yīng)用于下一代AI需求](https://file1.elecfans.com/web3/M00/01/07/wKgZO2dP-CaABIQNAAt8wSK_xjw075.png)
Manz亞智科技RDL制程打造CoPoS板級(jí)封裝路線,滿足FOPLP/TGV應(yīng)用于下一代AI需求
![Manz亞智科技<b class='flag-5'>RDL</b>制程打造CoPoS板級(jí)<b class='flag-5'>封裝</b>路線,滿足FOPLP/TGV應(yīng)用于下一代AI需求](https://file1.elecfans.com//web3/M00/01/2B/wKgZPGdRUW6ASp8TAAGSxUht7SM73.jpeg)
評(píng)論