吴忠躺衫网络科技有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

SoC FPGA的DSP能力應對新興的小型基站需求

電子工程師 ? 來源:網絡整理 ? 作者:佚名 ? 2018-02-20 09:21 ? 次閱讀

雖然推動業界向小型基站轉變的因素眾多,但可能最重要的是,消費者想要隨時隨地都能快速有效地連接到服務提供商,而服務提供商需要做的就是找到更具成本效益的方法來為他們的用戶提供所需要的高帶寬。方法之一如圖1左邊所示,就是在集中式和標準化服務器硬件中利用現有的高速光纖互連來加強無線基站的基帶處理。使用光纖和標準通訊信道(例如CPRI)連接遠程無線電頭端(Remote Radio Heads, RRH)的連接已完成。可以接入到他們自己的光纖的運營商可能發現這個方法具有高成本效益。使用標準服務器有可能使得運營商將某些處理功能轉移到更接近消費者,從而提供新的特性和營收來源。

另一個方法就是小型基站,如圖1右側所示,使用了幾種不同類型的蜂窩(故常被稱為異構網絡)來提供不同的覆蓋范圍。這些基站將無線電前端和基帶后端功能結合在集成的小型空間內,無需安裝昂貴的無線電塔。這使它更容易部署附加容量到快速增長的區域,或者覆蓋沒有被大型無線電塔覆蓋的盲區。較小的覆蓋區域可能無需使用高速光纖來連接網絡,而且可能利用其它現有的銅纜連接用于回程。


圖1:集中式網絡與小型基站網絡的比較


在這樣的部署下,小型基站比更集中的方法有完全不同的DSP要求。

實施小型基站的DSP要求

DSP處理器供應商傾向于將開發工作集中在像家庭基站(Femtocell)這樣的最大批量的市場上。這些設備的范圍較小,通常位于住宅內或在一個戶外熱點內,這意味著容易部署,且可提供擴展而無需無線電塔的占用空間。家庭基站對成本、占用空間和功率最為敏感,因而集成式解決方案往往成為首選方案。通常在Femto級的設備中,單個DSP就是一個主要處理器件,并且在單一處理器件中結合了無線電相關功能和基帶功能。

當轉變到Pico級和Micro級設備時,便需要更多的覆蓋范圍、更大的處理功率、和各種不同的接口。典型設計會利用或許來自現有Femto方案的DSP,然后采用SoC FPGA來增強,以提供額外的DSP能力和承擔系統管理和橋接或接口功能。

隨著SoC FPGA的DSP能力不斷發展,已使其成為DSP處理器的合適配套器件。例如,FPGA能夠實現并行DSP管線(pipeline),從而進行管理,提供滿足實時帶寬需求的高效能方案,這對于由DSP處理器提供的更多串行處理方法是一個極佳的補充。基于閃存的FPGA還可提供具有更低靜態功耗的DSP能力,因為FPGA架構配置了非易失性單元,所以每個單元的泄漏電流比基于SRAM的FPGA減小1000倍。低靜態功耗是重要的,因為對于小型基站部署來說,電力是非常珍貴的。SoC FPGA提供附加的橋接、緩沖、轉化和安全能力,可以滿足小尺寸、低成本和小型空間的關鍵要求。

使用美高森美SmartFusion2 SoC FPGA的設計案例如圖2所示。SoC FPGA管理網絡接口,通過JESD204X接口連接到外部ADC/DAC,并分擔DSP中被卸載的關鍵前端DSP功能提供硬件加速。能夠分擔DSP中各種物理層功能,例如峰值因素衰減(Crest factor Reduction, CFR),并在SoC FPGA上實現它們,就可以釋放出巨大的帶寬。


圖2:使用美高森美SmartFusion2 SoC FPGA和DSP的小型基站設計。


而且,在SoC FPGA上實現的網絡接口和橋接功能,如CPRI或以太網,可以使小型基站能夠與各種回程網絡連接。這只是在DSP和SoC FPGA之間如何劃分內存、處理和接口管理來改進整個系統設計的案例之一而已。

小型基站方案必須滿足安全要求。例如,保護小型基站設計的知識產權(IP),防止逆向工程或復制是至關重要的。片上(On-chip)嵌入式架構(fabric-embedded)的配置存儲器和加密位流(bit stream)編程可以自動保護設計IP,即便在一個不安全設施中進行生產期間,IP也受到保護。額外的安全性問題之所以會發生,是因為小型基站設備部署在一個難以進入的位置上,例如在一個大的無線電塔或集中式設施,因而難以獲得保護免受入侵。在一些較易進入的位置上,設備需要主動的篡改防護,并免受先進入侵技術使用邊信道(side-channel)攻擊,如差分功率分析(Differential Power Analysis, DPA)。這里,我們推薦針對配置和位流加載的內置防篡改能力和DPA-resistant算法。網絡接口也可成為攻擊來源,因此FPGA必須具有確保遠程更新(例如通過加密和驗證配置位流)的特性,并實現安全的啟動功能(防止受到試圖替換CPU啟動代碼的攻擊)。

支持安全啟動在小型基站設計中被視為全球主要運營商的一個要求,因為小型基站容易受到物理攻擊以及基于網絡的攻擊。假如小型基站的啟動代碼能夠被盜用,例如被攻擊者安裝了隱匿程序(rootkit),而這些程序存留在啟動順序后或甚至在啟動代碼遠程更新后,網絡的其余部分便會更易受到進一步攻擊和利用。潛在的機密數據損失(可能是數百萬客戶的信用卡交易),不管是對需要保護客戶數據安全的企業,還是保護企業的客戶機密數據的小型基站設備公司來說都是災難性的。美高森美的參考設計演示了安全啟動來簡化設計中實現過程。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1630

    文章

    21796

    瀏覽量

    606012
  • 基站
    +關注

    關注

    17

    文章

    1402

    瀏覽量

    66934
收藏 人收藏

    評論

    相關推薦

    ARM、MCU、DSPFPGA、SOC各是什么?區別是什么?

    可以像軟件一樣通過編程來修改。FPGA有別于DSP、ARM、MCU的地方主要在于它的并行處理能力,它的強大并行性使復雜的運算得到極大的速度比提升?! ?b class='flag-5'>SOC: 系統芯片是一個將計算機或
    發表于 04-13 08:55

    小型蜂窩基站長期演進軟件中的挑戰

    預計移動通信量在未來幾年將大幅增加,這會給從終端到內核的整個網絡(特別是給小型蜂窩基站 (Small Cell) 產品開發人員)帶來巨大壓力。到2017年,小型蜂窩基站有望挑起無線接入
    發表于 09-04 14:26

    小型蜂窩基站的實現

    應用之前,還需要消除功耗、性能以及成本阻礙。基站制造商傾向于重點關注小型蜂窩基帶片上系統(SoC)的性能特點?;鶐?b class='flag-5'>SoC軟硬件確實能對小型
    發表于 06-19 06:14

    基站市場多核DSP會取代ASIC/FPGA

    雖然并不如預想中明朗,但中國3G的蓄勢待發和WiMax的推進以及并不太遙遠的4G、LTE等,將促進宏基站和家用基站市場的起飛。在傳統的ASIC及DSP+FPGA基站解決方案外,多核
    發表于 07-18 07:54

    FPGADSP競爭新一代基站設施

    無線應用轉向LTE、WiMAX和HSPA/HSPA+等寬帶應用,以及最新無線標準要求的多載波技術對基站芯片帶來性能、成本和功耗上的挑戰。DSPFPGA廠商紛紛在工藝技術和架構上進行創新以應對
    發表于 07-19 06:10

    FPGADSP在無線基站中的組合

    彭京湘 FPGADSP之間的“智能配分”可使無線系統設計師獲得最佳性能組合和成本——效能。應用DSPFPGA組合可使成本降低。對于無線基站
    發表于 07-26 07:49

    SoC FPGADSP能力應對新興的***需求是什么?

    SoC FPGADSP能力應對新興的***需求是什
    發表于 05-24 07:05

    ARM、MCU、DSPFPGA、SoC的區別是什么

    STM32學習筆記①ARM、MCU、DSPFPGASoC各是什么?區別是什么?(轉)ARM、MCU、DSP、FPGA、
    發表于 12-09 07:08

    小型蜂窩基站面臨的挑戰

    小型蜂窩基站 (Small Cell) 產品開發人員)帶來巨大壓力。到2017年,小型蜂窩基站有望挑起無線接入網絡的大部分覆蓋與容量重擔。 小型
    發表于 11-17 07:02

    FPGADSP組合在無線基站中的應用

    FPGADSP組合在無線基站中的應用 在自動控制產品中,CPD+DSP+MCU的構架是目前最為流行的成熟方案,而在通訊產品中,大量使用FPGA
    發表于 10-12 11:20 ?1080次閱讀
    <b class='flag-5'>FPGA</b>和<b class='flag-5'>DSP</b>組合在無線<b class='flag-5'>基站</b>中的應用

    基于FPGADSP的微小型捷聯慣導系統的設計

    為滿足導航系統設計的小型化、實時性要求,本文提出了一種基于FPGA + DSP 的實現方案。該方案的設計思路是:將FPGA 映射到DSP E
    發表于 09-13 14:32 ?78次下載
    基于<b class='flag-5'>FPGA</b>和<b class='flag-5'>DSP</b>的微<b class='flag-5'>小型</b>捷聯慣導系統的設計

    德州儀器推出面向小型蜂窩基站及宏基站的多標準SoC

      日前,德州儀器 (TI) 宣布推出業界最全面的無線基礎設施片上系統 (SoC),該 SoC 綜合采用一系列理想的處理元件,可充分滿足超高容量小型蜂窩基站與宏
    發表于 04-13 08:48 ?784次閱讀
    德州儀器推出面向<b class='flag-5'>小型</b>蜂窩<b class='flag-5'>基站</b>及宏<b class='flag-5'>基站</b>的多標準<b class='flag-5'>SoC</b>

    基于FPGADSP組合在無線基站中的應用分析

    性能組合和成本效能。應用DSPFPGA組合可使成本降低。對于無線基站FPGADSP可編程邏輯的系統配分,可促使更大的產品設計和市場成功
    發表于 10-25 11:41 ?0次下載
    基于<b class='flag-5'>FPGA</b>和<b class='flag-5'>DSP</b>組合在無線<b class='flag-5'>基站</b>中的應用分析

    Altera徹底改變基于FPGA的浮點DSP

    10 FPGASoC中。集成硬核浮點DSP模塊結合先進的高級工具流程,客戶可以使用Altera的FPGASoC來滿足越來越高的大計算量
    的頭像 發表于 02-11 13:34 ?7359次閱讀

    如何通過高性能CPU和FPGA可重編程的SoC架構應對5G挑戰

    我們考慮如何通過具有高性能CPU子系統和包括FPGA可重編程加速硬件處理單元的SoC架構來成功應對5G的獨特需求
    發表于 04-28 15:50 ?1271次閱讀
    如何通過高性能CPU和<b class='flag-5'>FPGA</b>可重編程的<b class='flag-5'>SoC</b>架構<b class='flag-5'>應對</b>5G挑戰
    bet365虚拟运动| 明升开户| 壹贰博百家乐官网娱乐城| 网上百家乐是假| 尊龙备用网址| 24山可以正针吗| 太阳城花园| 百家乐官网视频软件| 百家乐官网群| 宝胜| 唐人街百家乐的玩法技巧和规则 | 百家乐真人博彩的玩法技巧和规则 | 神娱乐百家乐官网的玩法技巧和规则| 大发888官方 df888| 百家乐庄闲规则| 东宁县| 真人百家乐娱乐场开户注册| 广州百家乐官网赌博机| 大发888鸿博博彩| 2016哪个属相做生意吉利| 安平县| 钱柜百家乐的玩法技巧和规则| 678百家乐官网博彩娱乐场| 大发888官网充值| 真人百家乐代理合作| 百家乐官网路单之我见| 威尼斯人娱乐备用622| 百家乐官网真人娱乐城陈小春| 澳门顶级赌场手机版| 真人百家乐在线玩| 百家乐官网博彩安全吗| 大发888真钱| 太阳城亚州| 百家乐两头压注| 在线百家乐官网博彩网| tt娱乐城官方网站| 百家乐娱乐代理| 同花顺百家乐官网娱乐城| 百家乐官网的必赢方法| 大发888线上娱乐城加盟合作| 太阳城百家乐如何看路|