英特爾的“嵌入式多芯片互連橋接”（EMIB）技術，或許是本年度芯片設計領域的一大趣事。其使得英特爾可以在同一片基板上連接不同的異構部件（heterogeneous dice），同時又不至于太占地方。今天，英特爾披露了有關如何通過 EMIB 幫助全新 Stratix 10 MX FPGA（現場可編程邏輯門陣列）家族芯片實現帶寬大漲的部分細節。

在板載二代高帶寬內存（HBM 2）、以及尚未正式宣布聯姻的 Intel CPU 和 Radeon GPU 的基礎上，英特爾將使用 EMIB 來掛接Stratix 10 MX FPGA 芯片，最多四塊“瓷貼”可提供高達 512GB/s 的帶寬。

除了 HBM2 內存堆棧，英特爾還會使用 EMIB 掛接四個 FPGA 信號收發器，比如 PCIe 。在白皮書（PDF）中，英特爾還提到了使用 FPGA 和 DDR4 內存來擴展當前系統級架構所面臨的挑戰。

三通道 DDR4-3200 內存或許可以滿足當前 FPGA 的 80 Gb/s 帶寬需求，但縮放比例和布局上的挑戰，在當今的戲狗架構中幾乎是不可能克服的。

隨著未來 FGPA 處理需求的增長，是無法無限地在一片基板上安裝足夠多的 DDR I/O 針腳來滿足其帶寬需求的。

即便有可能在 FGPA 封裝包上安置足夠多的 I/O 針腳，額外的每條內存也需要占用相當耗能的 I/O 緩沖來驅動它們，導致帶寬的需求超出了對每瓦特性能尤為敏感的數據中心等市場的設計約束。

最后，英特爾指出，將 10 組 DDR4 DIMM 插槽放到一塊 PCB 上，理論上可達 256GB/s 吞吐率（在未來對 FPGA 也有這方面的某些需求），但會占用相當多的面積、讓數據中心的密度不增反減。

上面提到的許多約束，也是 AMD 開始開發 HBM 內存來滿足其 GPU 帶寬需求的一個主要原因。與占用大量 PCB 面積的 GDDR5 顯存芯片相比，HBM 不僅占地更小，所需布置的線路和能耗也更少。

當前廠商們多需要在 GPU 和 HBM 顯存之間使用中介層（interposer），這顆額外的硅芯片確實也很占地方，不僅增加了封裝的復雜性，也限制了芯片整體尺寸的收縮。

因此，英特爾對 EMIB 的定位是‘克服使用 DDR4 和 FPGA 以增加帶寬的挑戰’。與 Fuji 和 Vega GPU 上的 HBM 顯存所搭檔的中介層不同，EMIB 讓英特爾的 Stratix 10 MX FPGA 在納入 HMB2 顯存時的占地限制沒那么大。

英特爾表示，使用 EMIB 還可以讓那些類似的基板受益，因為橋接器只是很小的一片，采用微凸（micro-bumps）而不是硅通孔（TSVs）來連接核心。

此外該公司不用擔心制造上的挑戰、或者減少 TSV 的產量，因為它可以使用標準的倒裝芯片技術，封裝集成了 EMIB 的芯片。

最終，所有這些奇特的技術，都可以讓 Stratix 10 MX FPGA 芯片盡享指數級的內存帶寬增長。與當前 FPGA 方案相比（4~6 組 DDR 通道），其支持多達 64 組的并發內存訪問。

另外，該 FPGA 芯片采用英特爾的 HyperFlex 架構打造，運行頻率可以達到 1GHz 。隨著后續的優化，其能夠實現更高的性能和應用加速的靈活性。