片上系統(tǒng)(SoC)的低功耗設(shè)計(jì)方法這幾年已經(jīng)發(fā)生了翻天覆地的變化。從簡(jiǎn)單的時(shí)鐘門(mén)控和電壓調(diào)節(jié),到今天復(fù)雜多樣的策略和工具,SoC的能效得到了全方位提升。
最早的時(shí)候,半導(dǎo)體行業(yè)主要依靠SPICE(一種電路仿真器)來(lái)評(píng)估晶體管級(jí)的功耗。SPICE的能力和速度有限,遠(yuǎn)遠(yuǎn)稱(chēng)不上完美,但卻是當(dāng)時(shí)最好用的工具。后來(lái),SPICE逐漸從一個(gè)包羅萬(wàn)象的電路仿真器,發(fā)展成為了功耗庫(kù)特征分析的推動(dòng)因素,也促成了高精度門(mén)級(jí)功耗分析技術(shù)的實(shí)現(xiàn)。
后來(lái),門(mén)級(jí)工具成為主導(dǎo)。門(mén)級(jí)工具以功耗庫(kù)特征分析為基礎(chǔ),引入了新的抽象層次,再演化到寄存器傳輸級(jí)(RTL)工具、系統(tǒng)級(jí)方法,如今已進(jìn)入硬件加速功耗剖析領(lǐng)域。從SPICE到門(mén)級(jí)工具的轉(zhuǎn)變標(biāo)志著一個(gè)重大的變革。有趣的是,這一工具的發(fā)展路徑和前文提到的其他工具不完全相同。抽象層次越高,就越有可能降低功耗,但其準(zhǔn)確性也會(huì)降低。隨著設(shè)計(jì)階段的不斷深入,分析的準(zhǔn)確性會(huì)逐漸提高,但設(shè)計(jì)的靈活性卻會(huì)降低。
當(dāng)今,物聯(lián)網(wǎng)、移動(dòng)設(shè)備、汽車(chē)和數(shù)據(jù)中心等領(lǐng)域的飛速發(fā)展給芯片開(kāi)發(fā)者帶來(lái)了前所未有的挑戰(zhàn)。他們必須在保持性能不受影響的前提下,優(yōu)先提高能效,在RTL及更高的抽象層次上實(shí)現(xiàn)準(zhǔn)確性。例如,在硬件加速過(guò)程中使用真實(shí)的工作負(fù)載信息而不是綜合矢量,可以得到更貼合實(shí)際的功耗曲線(xiàn)評(píng)估結(jié)果。這考慮了芯片設(shè)計(jì)在實(shí)際應(yīng)用中的表現(xiàn),讓開(kāi)發(fā)者可以切實(shí)了解數(shù)十億個(gè)時(shí)鐘周期的功耗。這種變化不僅代表了技術(shù)的進(jìn)步,更說(shuō)明在當(dāng)今社會(huì),功耗優(yōu)化已經(jīng)成為SoC設(shè)計(jì)成功與否的關(guān)鍵因素。
SoC低功耗設(shè)計(jì)領(lǐng)域囊括了電路級(jí)優(yōu)化到系統(tǒng)級(jí)電源管理技術(shù)等多學(xué)科方法,目前已經(jīng)取得了顯著進(jìn)展。此外,使用機(jī)器學(xué)習(xí)算法進(jìn)行預(yù)測(cè)性電源管理,并搭配使用實(shí)時(shí)功耗剖析工具和綜合仿真平臺(tái),已成為了標(biāo)準(zhǔn)的實(shí)踐方式。專(zhuān)用于低功耗運(yùn)行的硬件加速器在集成度上不斷提高,也標(biāo)志著一項(xiàng)重大進(jìn)展。各行各業(yè)對(duì)提高能效的迫切需求推動(dòng)著這些技術(shù)不斷發(fā)展進(jìn)步。
未來(lái),低功耗設(shè)計(jì)需要在更高的抽象層次上實(shí)現(xiàn)更高的精度。這就涉及到為IP模塊、處理器內(nèi)核、硬件加速器等開(kāi)發(fā)更高級(jí)的模型。為此,業(yè)界正在積極創(chuàng)建模型結(jié)構(gòu)、了解功耗依賴(lài)關(guān)系,并尋找處理大量工作負(fù)載數(shù)據(jù)的方法。
盡管我們已經(jīng)取得了低功耗設(shè)計(jì)的巨大進(jìn)步,但挑戰(zhàn)依舊重重:如何在所有設(shè)計(jì)階段都達(dá)到最高精度?答案就是,我們需要不斷地優(yōu)化工具和方法,從而滿(mǎn)足日益提升的高能效設(shè)計(jì)標(biāo)準(zhǔn)。
用高能效SoC建設(shè)節(jié)能未來(lái)
新思科技提供軟件驅(qū)動(dòng)的低功耗探索、分析和優(yōu)化技術(shù),能夠應(yīng)用于整個(gè)芯片設(shè)計(jì)周期。相關(guān)解決方案以業(yè)界知名的產(chǎn)品為基礎(chǔ),適用于設(shè)計(jì)流程的每個(gè)階段,包括從架構(gòu)探索到功耗硬件加速、初始的RTL開(kāi)發(fā)階段到后面RTL逐漸成熟的階段、RTL-to-GDSII實(shí)現(xiàn)、自動(dòng)測(cè)試向量生成和功耗簽核等階段。
從基本工具到復(fù)雜的硬件加速解決方案,低功耗設(shè)計(jì)方法已經(jīng)取得了令人矚目的飛躍。在當(dāng)今能源效率至上的時(shí)代,對(duì)低功耗技術(shù)的需求正在迅速增長(zhǎng)。未來(lái),低功耗技術(shù)將持續(xù)演進(jìn),半導(dǎo)體領(lǐng)域也將持續(xù)發(fā)展創(chuàng)新,迎接更可持續(xù)的未來(lái)。
審核編輯:劉清
-
寄存器
+關(guān)注
關(guān)注
31文章
5363瀏覽量
121157 -
仿真器
+關(guān)注
關(guān)注
14文章
1019瀏覽量
83934 -
SoC設(shè)計(jì)
+關(guān)注
關(guān)注
1文章
148瀏覽量
18817 -
片上系統(tǒng)
+關(guān)注
關(guān)注
0文章
186瀏覽量
26881 -
RTL
+關(guān)注
關(guān)注
1文章
385瀏覽量
59948
原文標(biāo)題:低功耗探索不能停,用高能效SoC建設(shè)節(jié)能未來(lái)
文章出處:【微信號(hào):Synopsys_CN,微信公眾號(hào):新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論