SEMI-e 第六屆深圳國(guó)際半導(dǎo)體技術(shù)暨應(yīng)用展覽會(huì)將持續(xù)關(guān)注產(chǎn)業(yè)核心技術(shù)和發(fā)展前沿，向20多個(gè)應(yīng)用領(lǐng)域提供一站式采購(gòu)與技術(shù)交流平臺(tái)。

在SiC MOSFET 器件制備工藝中，多晶硅(Polysilicon)被廣泛用于柵電極，多晶電極對(duì)關(guān)鍵線寬(CD)要求極高，業(yè)界趨向于采用較低的射頻能量并能產(chǎn)生低壓和高密度的等離子體來(lái)實(shí)現(xiàn)多晶硅的干法刻蝕。其中感應(yīng)耦合等離子刻蝕技術(shù)(ICP)得到大力應(yīng)用。

隨著功率器件尺寸的不斷縮小，多晶硅柵的刻蝕越來(lái)越具有難度和挑戰(zhàn)性。此外，作為柵電極的多晶硅需要通過(guò)摻雜磷元素的手段來(lái)實(shí)現(xiàn)更好的電導(dǎo)通特性，多晶原位摻雜對(duì)設(shè)備能力要求較高，當(dāng)前業(yè)界仍多采用離子注入和退火推結(jié)的方式對(duì)多晶硅進(jìn)行摻雜磷處理。摻磷擴(kuò)散后的多晶硅表面完全不同于未摻雜多晶硅，這對(duì)干法刻蝕形貌提出了更高的要求。

為了保護(hù) MOSFET 的柵極氧化層不被損傷，通常要把多晶硅刻蝕分成幾個(gè)步驟：主刻蝕、著陸刻蝕和過(guò)刻蝕。主刻蝕通常有比較高的刻蝕速率，但是對(duì)氧化硅的選擇比較小。通過(guò)主刻蝕可基本決定多晶硅的剖面輪廓和關(guān)鍵尺寸。著陸刻蝕通常對(duì)柵極氧化層有比較高的選擇比以確保柵極氧化層不被損傷。一旦觸及到柵極氧化層后就必須轉(zhuǎn)成對(duì)氧化硅選擇比更高的過(guò)刻蝕步驟以確保把殘余的硅清除干凈而不損傷到柵極氧化層。

刻蝕終點(diǎn)檢測(cè)系統(tǒng)的原理如下，當(dāng)發(fā)生側(cè)面刻蝕時(shí)，可以借助于使刻蝕減少到最低量從而能控制線寬和邊緣剖面到一定的程度。具體方法包括：

1) 刻蝕層的直接宏觀檢測(cè)；

2) 監(jiān)測(cè)從刻蝕層的發(fā)射出的光波；

3) 用發(fā)射光譜法對(duì)等離子體刻蝕劑粒子的濃度檢測(cè)；

4) 用發(fā)射光譜法或質(zhì)譜法對(duì)刻蝕產(chǎn)物的檢測(cè)；

5) 等離子體阻抗變化的檢測(cè)。

終點(diǎn)檢測(cè)對(duì)于刻蝕中工藝控制和工藝判斷，都是一個(gè)有用的輔助手段，可以使材料組份和厚度的波動(dòng)或工作參數(shù)的改變而引起的刻蝕速率的變化得到補(bǔ)償。

多晶硅刻蝕原理(如圖所示)，F(xiàn)原子對(duì) Si 的刻蝕是各向同性的，所以以 F原子為基礎(chǔ)的化合物氣體如 CF4、SF6等都不適宜用作多晶硅的刻蝕氣體；而 Cl 原子對(duì)硅具有的各向異性刻蝕作用，所以 Cl2、HCl、SiCl4等氣體都可以被采用。使用這些氣體還有一個(gè)好處是，以 Cl 所形成的等離子體對(duì) Si 及SiO2刻蝕的選擇比較好，因此在多晶硅刻蝕結(jié)束后，可以使用同樣性質(zhì)的等離子體對(duì)聚酰亞胺(Polycide)進(jìn)行過(guò)刻蝕，以確保多晶硅被刻凈，而又不會(huì)刻蝕太多的 SiO2層。

平面型 SiCMOSFET 柵結(jié)構(gòu)采用的多晶硅溝槽深度為 5000 A，屬于淺溝槽刻蝕，其難點(diǎn)在于溝槽深度的均勻性控制，此外，為了滿足溝槽隔離氧化物的填充要求，溝槽剖面輪廓的控制也非常重要，因?yàn)樘怪钡妮喞焕诨瘜W(xué)氣相沉積(CVD)的沉積，通常會(huì)要求有適當(dāng)?shù)膬A斜度。隨著工藝尺寸的縮小，要求達(dá)到更高的深寬比使得剖面輪廓控制和深度均勻性控制受到更大的挑戰(zhàn)。

當(dāng)然 CD 的均勻性和剩余柵氧化層的均勻性也是重要的技術(shù)指標(biāo)。對(duì)于淺溝槽的刻蝕，Cl2和HBr 依然是主刻蝕氣體，再配合小流量的氧氣和氮?dú)鈦?lái)產(chǎn)生氮氧化硅形成側(cè)壁鈍化層從而達(dá)到理想的刻蝕剖面輪廓，Ar 和He 通常用作輔助稀釋的作用。

由于溝槽底部輪廓同樣影響到氧化物的填充，采用 Cl2作為主刻蝕的氣體容易形成比較直的剖面輪廓和凸型的底部輪廓，采用 HBr 作為主刻蝕氣體能得到比較斜的剖面輪廓和凹形的底部輪廓。

審核編輯：劉清