(1)ERROR:Interface Designer constraint generation was not successfull,will not proceed to efx_pnr...
原因:(1)有些客戶使用Win7版本,目前Efinity對Win7的支持不好。建議升級成win10。
(2)殺毒軟件刪除了文件,實際interface生成約束是沒有問題的,客戶pnr的時候就報錯,需要重新安裝軟件。
(3)電腦存在加密系統 。造成的現象是新建工程時interface可以打開,但是生成xxx.peri.xml文件之后再次打開就會報錯。
(2)Interface打不開。
現象:(1)打開interface的時候指示: Efinity Interface Designer finished. Exit code = 1 Exit status : Normal Interface design file exists, check and migrate done (2)新建工程第一次可以打開interface Designer (3)刪除xxx.peri.xml之后,第一次也可以打開Interface Designer. 原因:電腦存在加密 ? (3) interface打不開 打開interface Designer時會報以下錯誤。 EfinityIPCatalogfinished.Exit code = 0Exit status:Normal
編譯過程可能報以下錯誤:
ERROR: Interface Designer constraint generation was not successful, will not processpnr..
解決方案:安裝VC_redist.x64.exe,注意參考軟件安裝指導的版本。
(4)repeated,non-bussed pin found in verilog template generation:clk_27m
說明:在GPIO處定義了一個clk_27m,在pll的輸出上又定義了一個clk_27m,兩個信號名沖突。
(5)ERROR: Interface Designer constraint generation was not successful, will not processpnr..
原因:1)一般是軟件有360或者別的殺毒軟件的相關文件刪除了,需要找回文件或者重新安裝軟件。
2)客戶使用Win7版本,目前Efinity對Win7的支持不好。建議升級成win10。
(6)cannot connect to more than 4 different clocks per region on left and right
原因是在pinout文件中對應的Clock Region中,不能超過4個時鐘去驅動。
也就是GPIOR_PN_42,41,40三組差分對,不能由兩組LVDS來驅動,因為每組LVDS時鐘有lvds_fast_clk和lvds_slow_clk兩個,兩組就會有4個時鐘在Region clock R13區域。
結論就是把LVDS差分對放在同一個Clock Region.
(7)Resource name is empty
解決方案:Resource是指管腳,這里是指沒有分配管腳。
(8)用新版本軟件打開老版本工程時interface Desinger打不開
發給客戶的peri.xml,客戶打不開有問題,叫他們文本打開peri看看,有些客戶沒有動peri文件,但是內容卻改了
(9) Valid characters are alphanumeric haracters with dash and underscore only
原因:在LVDS添加Block時不能添加bus,所以在Input Pin/Bus Name中命名上不能像總線一樣添加[*]
(10)interface Designer打不開定位思路。
原因:查一下下面幾點:
1. 系統環境路徑設置
2. python是否在firewall 允許的程序列表里
3. microsoft visual c++2015有安裝嗎?
這個有一個安裝包,在打不開的時候可以安裝
4. java 8有安裝嗎?
(11)燒寫文件無法生成 Using source file "D:/customer_Prj/googol/phy_jtag_bridge/work_pnr/spi_flash_loader.lbf" Missing Interface Designer LPF constraint file, no programming file will be generated. Open Interface Designer to createa project. 原因:如果在interface Desinger中沒有添加接口是不會生成bit文件的。
審核編輯 黃宇
-
Designer
+關注
關注
0文章
122瀏覽量
35864 -
報錯
+關注
關注
0文章
2瀏覽量
9419 -
Interface
+關注
關注
0文章
103瀏覽量
38645
發布評論請先 登錄
相關推薦
Efinity入門使用-v2
Efinity入門使用-v3
Efinity入門使用-v4
Efinity軟件安裝-v5
Efinity FIFO IP仿真問題 -v1
![<b class='flag-5'>Efinity</b> FIFO IP仿真問題 -<b class='flag-5'>v1</b>](https://file1.elecfans.com/web2/M00/0A/C7/wKgaomcVzXSAJAskAAAY6WDHRZE641.png)
DS-AN4V724-A CN V1 集成式霍爾電流傳感器-芯森電子
Efinity編譯生成文件使用指導-v1
![<b class='flag-5'>Efinity</b>編譯生成文件使用指導-<b class='flag-5'>v1</b>](https://file1.elecfans.com/web2/M00/02/51/wKgZoma6-4iAHnXuAABuYLRstYU823.jpg)
Efinity RISC-V IDE入門使用-3
![<b class='flag-5'>Efinity</b> RISC-<b class='flag-5'>V</b> IDE入門使用-3](https://file1.elecfans.com/web2/M00/FB/43/wKgaomaND1OAPxWkAABCqajgr8A673.png)
Efinity debugeri常見問題總結-v1
![<b class='flag-5'>Efinity</b> debugeri常見問題總結-<b class='flag-5'>v1</b>](https://file1.elecfans.com/web2/M00/E7/3C/wKgZomZLD4WAIY-jAAAqSxs2LgQ157.png)
SC171開發套件V1 技術資料
RISCV Debug連接報錯問題-v1
![RISCV Debug連接<b class='flag-5'>報錯</b>問題-<b class='flag-5'>v1</b>](https://file1.elecfans.com/web2/M00/DB/6F/wKgZomYrdAyACobfAAAK7AUB4pw801.png)
CMSIS-RTOS V1與V2的區別是什么?
Efinity Interface Designer報錯案例-v2
![<b class='flag-5'>Efinity</b> <b class='flag-5'>Interface</b> <b class='flag-5'>Designer</b><b class='flag-5'>報錯案</b>例-<b class='flag-5'>v</b>2](https://file1.elecfans.com/web2/M00/C7/36/wKgZomYSCHSAYwXqAADXeP9Z108946.png)
Altium Designer電氣規則設置后無報錯原因解析
![Altium <b class='flag-5'>Designer</b>電氣規則設置后無<b class='flag-5'>報錯</b>原因解析](https://file1.elecfans.com/web2/M00/C6/ED/wKgaomYEyb2AA-FcAAAT_gyQiTo265.png)
評論