吴忠躺衫网络科技有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Efinity Interface Designer報錯案例-v1

XL FPGA技術交流 ? 來源:易靈思FPGA技術交流 ? 作者:易靈思FPGA技術交流 ? 2023-12-12 09:52 ? 次閱讀

(1)ERROR:Interface Designer constraint generation was not successfull,will not proceed to efx_pnr...

13d2db7e-9891-11ee-be60-92fbcf53809c.png

原因:(1)有些客戶使用Win7版本,目前Efinity對Win7的支持不好。建議升級成win10。

(2)殺毒軟件刪除了文件,實際interface生成約束是沒有問題的,客戶pnr的時候就報錯,需要重新安裝軟件。

(3)電腦存在加密系統 。造成的現象是新建工程時interface可以打開,但是生成xxx.peri.xml文件之后再次打開就會報錯。

(2)Interface打不開。

現象:(1)打開interface的時候指示: Efinity Interface Designer finished. Exit code = 1 Exit status : Normal Interface design file exists, check and migrate done 13e3bfde-9891-11ee-be60-92fbcf53809c.png (2)新建工程第一次可以打開interface Designer (3)刪除xxx.peri.xml之后,第一次也可以打開Interface Designer. 原因:電腦存在加密 ? (3) interface打不開 打開interface Designer時會報以下錯誤。 EfinityIPCatalogfinished.Exit code = 0Exit status:Normal

13fc2394-9891-11ee-be60-92fbcf53809c.jpg

編譯過程可能報以下錯誤:

ERROR: Interface Designer constraint generation was not successful, will not processpnr..

1417637a-9891-11ee-be60-92fbcf53809c.png

解決方案:安裝VC_redist.x64.exe,注意參考軟件安裝指導的版本。

(4)repeated,non-bussed pin found in verilog template generation:clk_27m

144378fc-9891-11ee-be60-92fbcf53809c.png

說明:在GPIO處定義了一個clk_27m,在pll的輸出上又定義了一個clk_27m,兩個信號名沖突。

(5)ERROR: Interface Designer constraint generation was not successful, will not processpnr..

145f906e-9891-11ee-be60-92fbcf53809c.png

原因:1)一般是軟件有360或者別的殺毒軟件的相關文件刪除了,需要找回文件或者重新安裝軟件。

2)客戶使用Win7版本,目前Efinity對Win7的支持不好。建議升級成win10。

(6)cannot connect to more than 4 different clocks per region on left and right

14aa7dd6-9891-11ee-be60-92fbcf53809c.png

14bb30f4-9891-11ee-be60-92fbcf53809c.png

原因是在pinout文件中對應的Clock Region中,不能超過4個時鐘去驅動。

也就是GPIOR_PN_42,41,40三組差分對,不能由兩組LVDS來驅動,因為每組LVDS時鐘有lvds_fast_clk和lvds_slow_clk兩個,兩組就會有4個時鐘在Region clock R13區域。

結論就是把LVDS差分對放在同一個Clock Region.

(7)Resource name is empty

14d3f30a-9891-11ee-be60-92fbcf53809c.png

解決方案:Resource是指管腳,這里是指沒有分配管腳。

(8)用新版本軟件打開老版本工程時interface Desinger打不開

14eddea0-9891-11ee-be60-92fbcf53809c.jpg


發給客戶的peri.xml,客戶打不開有問題,叫他們文本打開peri看看,有些客戶沒有動peri文件,但是內容卻改了

(9) Valid characters are alphanumeric haracters with dash and underscore only

150d84e4-9891-11ee-be60-92fbcf53809c.png

原因:在LVDS添加Block時不能添加bus,所以在Input Pin/Bus Name中命名上不能像總線一樣添加[*]

(10)interface Designer打不開定位思路。

152cd510-9891-11ee-be60-92fbcf53809c.png

原因:查一下下面幾點:

1. 系統環境路徑設置

1547c654-9891-11ee-be60-92fbcf53809c.png

2. python是否在firewall 允許的程序列表里

155e4cc6-9891-11ee-be60-92fbcf53809c.png

3. microsoft visual c++2015有安裝嗎?

這個有一個安裝包,在打不開的時候可以安裝

4. java 8有安裝嗎?

(11)燒寫文件無法生成 Using source file "D:/customer_Prj/googol/phy_jtag_bridge/work_pnr/spi_flash_loader.lbf" Missing Interface Designer LPF constraint file, no programming file will be generated. Open Interface Designer to createa project. 原因:如果在interface Desinger中沒有添加接口是不會生成bit文件的。

審核編輯 黃宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Designer
    +關注

    關注

    0

    文章

    122

    瀏覽量

    35864
  • 報錯
    +關注

    關注

    0

    文章

    2

    瀏覽量

    9419
  • Interface
    +關注

    關注

    0

    文章

    103

    瀏覽量

    38645
收藏 人收藏

    評論

    相關推薦

    Efinity入門使用-v2

    存放interface designer中的參數設置。Stp1:File -->?Create ProjectStp2:在Project Editor中選擇路徑并輸入工程名Stp3:選擇器件(家族
    的頭像 發表于 11-06 15:56 ?406次閱讀

    Efinity入門使用-v3

    ,.peri.xml用于存放interface designer中的參數設置。Stp1:File -->?Create ProjectStp2:在Project Editor中選擇路徑并輸入工程名Stp3:選擇器
    的頭像 發表于 11-06 15:56 ?202次閱讀

    Efinity入門使用-v4

    ,.peri.xml用于存放interface designer中的參數設置。Stp1:File -->?Create ProjectStp2:在Project Editor中選擇路徑并輸入工程名
    的頭像 發表于 11-06 15:56 ?431次閱讀

    Efinity軟件安裝-v5

    Software Installation User Guide中提供的鏈接自行下載。(4)Efinity軟件打不開 可能是安裝了自己的字體。說明(1)完整軟件安裝過程;(2)補充軟件安裝可能存在
    的頭像 發表于 11-01 11:06 ?384次閱讀

    Efinity FIFO IP仿真問題 -v1

    Efinity目前不支持聯合仿真,只能通過調用源文件仿真。 我們生成一個fifo IP命名為fifo_sim 在Deliverables中保留Testbench的選項。 在IP的生成目錄下會有以下
    的頭像 發表于 10-21 11:41 ?1121次閱讀
    <b class='flag-5'>Efinity</b> FIFO IP仿真問題 -<b class='flag-5'>v1</b>

    DS-AN4V724-A CN V1 集成式霍爾電流傳感器-芯森電子

    電子發燒友網站提供《DS-AN4V724-A CN V1 集成式霍爾電流傳感器-芯森電子.pdf》資料免費下載
    發表于 08-20 08:33 ?0次下載

    Efinity編譯生成文件使用指導-v1

    接上篇: (6)查看Unassigned Core Pins。 在placement下面的palce.rpt文件中搜索 Unassigned C ore Pins就可以看到。它說明這些管腳沒有用于內部連接。 大家可以點擊這個鏈接查看上文 Efinity編譯生成文件使用指導
    的頭像 發表于 08-13 14:22 ?832次閱讀
    <b class='flag-5'>Efinity</b>編譯生成文件使用指導-<b class='flag-5'>v1</b>

    Efinity debuger常見問題總結-v2

    Efinity在Debug時會出現UUID mismatch錯誤。很多剛開始使用的人經常遇到。下面我們做一個總結。歡迎遇到案例時共同分享。
    的頭像 發表于 07-11 11:39 ?2301次閱讀
    <b class='flag-5'>Efinity</b> debuger常見問題總結-<b class='flag-5'>v</b>2

    Efinity RISC-V IDE入門使用-3

    自從新版本的Efinity RISC-V IDE發布之后,這直沒有時間操作一下,它為RISC-V ' C '和' c++ '軟件開發提供了一個完整、無縫的環境;今天終于安裝了,但安裝自不必多說,一路
    的頭像 發表于 07-09 08:46 ?1316次閱讀
    <b class='flag-5'>Efinity</b> RISC-<b class='flag-5'>V</b> IDE入門使用-3

    Efinity debugeri常見問題總結-v1

    (1)UUID mismatch Efinity在Debug時會出現UUID mismatch錯誤。很多剛開始使用的人經常遇到。下面我們做一個總結。歡迎遇到案例時共同分享。 一般有以下幾種原因 (1
    的頭像 發表于 05-20 16:53 ?914次閱讀
    <b class='flag-5'>Efinity</b> debugeri常見問題總結-<b class='flag-5'>v1</b>

    SC171開發套件V1 技術資料

    SC171開發套件V1 技術資料 課程類別 鏈接 硬件平臺介紹及使用(SC171開發套件V1 ) https://bbs.elecfans.com/jishu_2421547_1_1.html 安卓
    發表于 05-09 17:58

    RISCV Debug連接報錯問題-v1

    . ????目前易靈思的下載器主要使用的是FTDI的 FT232,FT2232和FT4232方案。下圖是FT2232和FT4232芯片的原理圖,FT2232有channel 0,1兩個通道,在下圖已經標出
    的頭像 發表于 04-24 08:43 ?618次閱讀
    RISCV Debug連接<b class='flag-5'>報錯</b>問題-<b class='flag-5'>v1</b>

    CMSIS-RTOS V1V2的區別是什么?

    最近的學習FreeRTOS,看到STM32CubeMX分別用CMSIS-RTOS V1,V2進行封裝,請教CMSIS-RTOS V1V2的有什么區別?如果用在產品項目,哪個版本合適?
    發表于 04-11 06:06

    Efinity Interface Designer報錯案例-v2

    ? (1)ERROR:Interface Designer constraint generation was not successfull,will not proceed
    的頭像 發表于 04-07 08:41 ?1426次閱讀
    <b class='flag-5'>Efinity</b> <b class='flag-5'>Interface</b> <b class='flag-5'>Designer</b><b class='flag-5'>報錯案</b>例-<b class='flag-5'>v</b>2

    Altium Designer電氣規則設置后無報錯原因解析

    可是很多時候我們明明是在規則編輯器里面設置了規則的,為什么在我們規則之外的時候它竟然不報錯呢?是哪里設置不對嗎?
    發表于 03-28 09:35 ?2169次閱讀
    Altium <b class='flag-5'>Designer</b>電氣規則設置后無<b class='flag-5'>報錯</b>原因解析
    真人游戏百家乐| 百家乐打格式| 百家乐官网发牌的介绍| 蓝盾百家乐赌场娱乐网规则| 钱柜百家乐官网的玩法技巧和规则 | 百家乐博彩的玩法技巧和规则| 真钱百家乐游戏| 百家乐发牌规| 澳门百家乐走势图怎么看| 奇迹百家乐官网的玩法技巧和规则 | 至尊百家乐娱乐场| 百家乐官网旺门打| 百家乐官网记牌器| 缅甸百家乐官网论坛| 六合彩号码| 大发888游戏币| 百家乐破解仪| 百家乐庄和闲的赌法| 澳门百家乐官网长赢打| 百家乐官网如何洗吗| 沁水县| 泸西县| 明升国际娱乐 | 大发888娱乐城网页版lm0| 神人百家乐赌场| 网上百家乐导航| 百家乐看不到视频| 81数理 做生意| 荷规则百家乐官网的玩法技巧和规则 | 百家乐官网技巧公司| 赌场百家乐官网规则| 蚌埠市| 闵行区| 百家乐官网视频下载| 尊龙国际娱乐| 铁杆国际娱乐城| 百家乐开发| 临湘市| 百家乐官网必胜下注法| 百家乐官网游戏机的玩法| 网上赌百家乐官网可信吗|