當然，使用ADC前一定要仔細閱讀它的datasheet，但如果對于該器件沒有任何了解，可能通讀完整篇手冊也找不到重點，具體應用時還是毫無頭緒；我就經常有這樣的感覺。就像哲學家黑格爾講過的：沒有相應的概念，經驗對象在我們眼中就是“有之非有”，“存在著的無”。

本文就著手整理一下使用ADC時的要點，希望以后再閱讀手冊就可以更有側重、更有效率 ?？隙〞蝗?、有錯誤，但算是一個總結。因為ADC是很復雜的，作為模擬和數字混合器件，參數非常之多！另外，我們其實是假設了，已經根據應用條件已經選好了ADC，選型ADC也是有挑戰的。

這里講的是SAR型ADC，因為這種ADC工作中用到的最多，它具有精度高（如16位）、采樣速率快（甚至可以達到80Mhz），功耗低，有些SAR-ADC可以多通道輸入等特點。

圖1 SAR型ADC應用要點

輸入信號范圍

如果想要充分利用好ADC的話，我們輸入給ADC的信號范圍，最好是接近它的滿量程輸入范圍。ADC的滿量程輸入范圍跟它的輸入類型有關系，單端還是差分（還有偽差分）；一般性能好的SAR型ADC，都是差分輸入。跟基準源也有關系。

比如基準源1.8V的ADC，如果是單端輸入，那么它的滿量程輸入就是1.8V。如果是差分輸入，那么它的滿量程輸入就是3.6V。一般會留一些裕量，避免輸入信號超過滿量程輸入范圍，輸入到ADC的信號會稍微小于滿量程輸入如100mV。擔心信號超出ADC滿量程范圍后，輸入極進入飽和區會影響速度等；即ADC的輸入信號要在它的“推薦工作條件”內，否則影響性能。

因此，ADC的滿量程輸入范圍，就相當于放大器的輸出，輸入信號已知，放大器的增益基本就確定了。放大器可能是單端，可能是差分。具體跟ADC輸入極有關系。另外，差分輸入的ADC，也是可以單端輸入的，只不過輸入范圍只用了一半。

混疊

可能大部分應用都是欠采樣，輸入信號低于奈奎斯特采樣頻率，即1/2采樣率，否則會有混疊問題。

圖2 混疊的時域和頻域示意圖

一般ADC前端還需要一個抗混疊濾波器，因為噪聲是會高于奈奎斯特頻率的，這部分噪聲會混疊進輸入信號。一個設計例子參見圖3。

圖3 抗混疊濾波器的設計實例

推薦參考資料為TI precision lab ADC系列中AC規格部分，還有sbaa282a和zhcac38d這兩篇文檔，都可以在TI官網直接搜到。另外TI的《德州儀器高性能模擬器件高校應用指南 信號鏈與電源》也很不錯。

輸入驅動電路

需要特別注意的是，SAR型ADC的前端輸入電路（一般是一個跟隨器和RC），不是用來濾波的，是用來驅動ADC的。 ADC數據手冊中，RC的截止頻率一般比信號頻率高幾十倍甚至上百倍，顯然不是濾波用的。因為SAR型ADC的輸入極采樣保持電路中有個電容，采樣周期時，輸入信號直接接入到了Csh上，需要快速充電給它，否則會有電壓下沖。 采樣率越高，設計難度越大 。因此，這部分電路一定要注意。

圖4 SAR型ADC的前端輸入電路

推薦參考資料為TI precision lab ADC系列中SAR型ADC輸入驅動設計，ADI也有個在線工具precision ADC driver tool可以用。

基準源

SAR型ADC的基準源也要格外注意。有些ADC支持外部和內部基準源，一般外部基準源的溫漂、精度參數都更好，通常會讓ADC性能更好；但是內部基準源簡單。

SAR型ADC內部一般都是開關電容架構，內部有比較器逐次比較輸入電壓與電容上的電壓。電容上的電壓是怎么的呢？它就是基準源提供的。所以需要基準源的瞬態響應能力特別好，它需要快速充電給電容。精度越高、采樣率越快，挑戰越大 。不過目前大部分ADC內部是有個buffer的，可以把基準源直接接到buffer輸入端，buffer的帶寬很高，可以快速充電給電容。有些ADC也提供buffer輸出端的接口，這時候就需要自己加buffer了，增加了設計難度。所以建議用內部buffer。對于ADC基準源附近的電容，布局一定要特別注意，越近越好，注意減小ESL。

圖5 SAR型ADC的開關電容結構

推薦參考資料為TI precision lab ADC系列中SAR型ADC參考輸入驅動，ADI的AN-931文檔也很好。

Layout

對于模擬電路來說，PCB通常是電路設計的下一階段 。高性能的ADC layout一定要格外小心，按照數據手冊中的推薦layout設計，以及參考評估板。

模擬數字混合電路板，一般都會涉及接地這個問題。 接地是個復雜、深奧、非常容易引起爭論的問題 。但是TI percision labs中同樣給了一個建議，就是模擬數字分開布局，但是不分地。這是實踐證明比較有效，且簡單的接地方法，參見圖6。實際上TI的高速ADC評估板也是這樣做的。

圖6 TI推薦的一種實踐證明有效且簡單易行的接地方法

推薦參考資料為ADI的《高速數據轉換器電路設計及布板指南》文檔，以及TI precision labs中的《op_amp_pcb_layout_mixed_signals_grounding_and_bypass_capacitors》文檔。

最后，關于SAR型ADC設計，特別是高速ADC，還有很多很多需要特別注意的地方，比如可靠性的ESD/EOS，高速時鐘端接匹配電阻，時鐘抖動（一般選外部時鐘）等等，本文只是個人的一個小總結，可以作為設計ADC電路的一個小開始。